

EXHIBIT 1004

Certificate of Accuracy

May 17, 2020


I, Carl T. Sullivan, hereby certify that I have/has translated the attached document from Japanese into English, and that, to the best of my knowledge, it is a true and accurate translation.

I further certify that Carl T. Sullivan is fluent in Japanese and English and is qualified to translate this document.

The document is designated as:

D1-JP09275563A

I further certify under penalty of perjury under the laws of the United States of America that the foregoing is true and correct.



Carl T. Sullivan

HEI9—275563

(43) Publication Date: October 21, 1997

(51) Int. Cl. ⁶	ID	JPO File No.	F1	Basis for Classification
H 0 4 N 7/32			H 0 4 N 7/137	Z
G 0 9 G 5/00	555		G 0 9 G 5/00	A
// H 0 3 M 7/30			H 0 3 M 7/30	Z 9382-5K

Request for Examination: Not Requested Number of Claims: 6 OL (10 Pages Total)

(21) Application Number: Patent Application 8-83548

(22) Filing Date: April 5, 1996

(71) Applicant: 000005108

Hitachi, Ltd.
4-6, Kanda Surugadai, Chiyoda-ku, Tokyo

(72) Inventor: Masuo Oku
c/o Hitachi, Ltd. Multimedia system development
292 Yoshida-cho, Totsuka-ku, Yokohama-shi,
Kanagawa-ken

(72) Inventor: Hiroki Mizozoe
c/o Hitachi, Ltd. Multimedia system development
292 Yoshida-cho, Totsuka-ku, Yokohama-shi,
Kanagawa-ken

(74) Agent: Patent Attorney Katsuo Ogawa


Continued on the back page

(54) [Title of the Invention] Decompression device for compressed image data having OSD function and OSD data compression method used therefor

(57) [Abstract]

[Problem] To realize OSD functions such as decoding of compressed image data and graphics with general-purpose memory.

[Solution Means] The frame memory capacity for B pictures is reduced, compressed OSD data is stored in the memory, and expanded according to the display.



1

[Claims]

[Claim 1] A decompressor for compressed image data, that is a device for decoding and displaying compressed image data, equipped with a decompression means for compressed image data; a memory means for storing / holding compressed image data, decoded image data obtained by decoding the compressed image data, and compressed on-screen display data; a decompression means for compressed on-screen display data; and a display means for displaying the decoded image data and the decompressed on-screen display data in synchronization;

wherein the image data further comprise three types of encoded data: intra-frame pictures that do not require reference images, interframe pictures in which only the image in the forward direction in order of display is used as a reference image, and bi-directional pictures with both forward and backward images in order of display as reference images; the memory means has first and second frame memory areas for storing inter-frame pictures or decoded image data of inter-frame pictures, a third frame memory area which is smaller in size than these frame memory areas and stores decoded image data of the bidirectional picture, a storage area for compressed on-screen display data, and a storage area for compressed image data; and the memory means is further connected to the decoding means for compressed image data and the display means by a common data bus.

[Claim 2] The decoding device for compressed image data according to claim 1, wherein the image data has a maximum size of 576 vertical lines and 720 horizontal pixels, and the memory means has a capacity of 16,777,216 bits.

[Claim 3] The decoding device for compressed image data according to claim 1, equipped with an on-screen display data compression means for inputting and compressing on-screen display data in the form of a bitmap.

[Claim 4] The decoding device for compressed image data according to claim 3, wherein the on-screen display data compression means outputs compression result information.

[Claim 5] An on-screen display data compression method, wherein the on-screen display data are divided into blocks, which are a set of a plurality of pixels continuous in the display scanning direction, a continuous number of pixels are encoded in the block unit, compressed data are obtained by regularly thinning out consecutive pixels, either compressed data or uncompressed data can be selected, and compressed on-screen display data are generated for use in the compressed image data decoding device according to claim 1.

[Claim 6] The on-screen display data compression method according to claim 5, wherein on-screen display data are

2

sequentially compressed in accordance with the display of the decoded image data, and when the compression result for the first field data to be compressed in advance does not reach a predetermined standard, the compressed data of the first field are discarded and the uncompressed second field data are regarded as compressed on-screen display data.

[Detailed Description of the Invention]

[0 0 0 1]

[Technical Field of the Invention] The present invention relates to a decoding device for decoding compressed image data generated by a high-efficiency encoding means using inter-frame correlation; in particular it relates to a compressed image data decoding device that realizes an on-screen display (OSD) function using a memory equipped in the decoding device.

[0 0 0 2]

[Prior art] Due to the large amount of image data, after compression with a high efficiency encoding means that removes redundancy and the like, by transmitting or recording this compressed image data (hereinafter referred to as encoded data), transmission or recording costs can be reduced. As an example of this high-efficiency encoding means, the MPEG method standardized by ISO / SC29 / WG11 is well known; the high efficiency coding means of the MPEG system is introduced in The Institute of Television Engineers Vol. 48, No. 1, pp. 44-49.

[0 0 0 3] FIGS. 3 and 4 are diagrams showing a part of the MPEG system; as shown in FIG. 3, one picture corresponds to 1 frame of a television signal consisting of a luminance signal of 480 vertical lines x 720 horizontal pixels and two types of color signals of 240 vertical lines x 360 horizontal pixels as the equivalent of the NTSC signal of the television signal; and a luminance signal of 576 vertical lines x 720 horizontal pixels and two types of color signals of 288 vertical lines x 360 horizontal pixels as the equivalent of the PAL signal. Furthermore, in the picture, the image data are handled in units called macroblocks in which the luminance signal is blocked into 16 vertical image pixels x 16 horizontal image pixels, and the two types of color signals are each blocked into 8 vertical image pixels x 8 horizontal image pixels; and the macro blocks are sequentially coded from left to right in the horizontal direction of the screen.

[0 0 0 4] Further, as shown in FIG. 4, each frame of image data is divided into an I picture (I1 in the figure) that is encoded without having a reference picture to be referred to as a prediction value; P pictures (P2 and P5 in the figure) that use only pictures in the forward direction in the display order as reference pictures, and B pictures (B3, B4, B6 and B7 in the figure) that use pictures in the forward direction and pictures in the backward direction as reference pictures. In actual encoding, it is necessary to have two reference pictures in the forward and backward directions when decoding a B picture; since the order of pictures is skillfully changed before encoding, the arrangement of encoded data is different from the arrangement for display.

[0 0 0 5] The decoding side sequentially decodes the coded data sent in the coding order, and the decoded image data are temporarily stored in the memory and rearranged in accordance with the display order. In addition, the decoded data of I and P pictures must be used as reference pictures when decoding subsequent B pictures, and it is necessary

3

to store image data for two pictures in the memory without fail. Furthermore, since one frame is encoded as one picture, if one frame consists of two interlaced fields like a television signal, even B pictures cannot be displayed at the same time as decoding. The frame data need to be converted to field data, which requires a delay of at least a 0.5 frame period from decoding to display. This requires the decoded data to be stored in the memory once for the conversion of the frame data into the field data, and in general requires a memory area for one picture.

[0 0 0 6] FIG. 5 is a diagram showing a memory required for decoding encoded data according to the MPEG method. The memory is shown in an example of a memory with a 16-bit data width, and a 16 Mbit capacity of 512 columns x 2048 rows. 16 Mbit capacity memory is used in various fields as a general-purpose memory chip; constructing the decoding device within the memory capacity range of 16 Mbit is important in terms of cost. The memory area division of FIG. 5 shows a case where compressed image data corresponding to the PAL method with a large image size is decoded. In the PAL method, a total of 608 rows, consisting of 405 rows for luminance signals and 203 (rounded up to the nearest whole number) for color signals, are required for one frame; the remainder corresponding to 3 frames is used as a coded data buffer that temporarily stores coded data during decoding. The capacity of this encoded data buffer is 1,835,008 bits (224 rows); the MPEG system defines this capacity value as the minimum necessary capacity that must be always observed so that proper encoding / decoding can be guaranteed by any combination of encoders and decoders.

[0 0 0 7]

[Problem to be Solved by the Invention] In the prior art described above, a decoding device for compressed image data that makes the most effective use of the capacity of the 16 Mbit memory, which is easy to obtain as a general-purpose memory, is realizable.

[0 0 0 8] On the other hand, an OSD (On Screen Display) method that overlays and displays characters and graphics on the decoded image is effective as a user interface of a decoding device for compressed image data. However, in order to realize such an OSD, a new memory area is required; so that in the case of an image corresponding to the PAL method having a large image size as described above, it exceeds the frame of a 16 Mbit general-purpose memory.

[0 0 0 9] To solve the above-mentioned problem, the object of the present invention is to provide a decompression device for compressed image data having OSD function that secures a memory area for OSD data in a 16Mbit capacity frame and has an OSD function, and an OSD data compression method used therefor.

[0 0 1 0]

10

20

30

40

50

4

[Means for Solving the Problems] In order to achieve the above-mentioned object, the present invention uses a decompression means for compressed image data; a memory means for storing / holding compressed image data, decoded image data obtained by decoding the compressed image data, and compressed on-screen display data; and a display means for synchronously displaying the decoded image data and the decompressed on-screen display data; the frame memory area for storing the decoded image data of the B picture is made smaller than the frame memory area for storing the reference picture.

[0 0 1 1] Furthermore, as an on-screen display data compression method, either a first encoding means for dividing the on-screen display data into blocks, which are sets of a plurality of pixels continuous in the display scanning direction, and encoding the continuous number of pixels in units of the blocks, a second encoding means for regularly thinning out consecutive pixels, or uncompressed data can be selected. Furthermore, when the compression result for the first field data to be compressed in advance does not reach the predetermined standard, the compressed data of the first field are discarded and the uncompressed data of the second field are used as compressed on-screen display data.

[0 0 1 2]

[Mode for Embodying the Invention] Embodiments of the present invention will be described below with reference to the accompanying drawings.

[0 0 1 3] FIG. 1 is a first example of a decoding device for compressed image data according to the present invention; 1 is the timing / operation setting circuit, 2 is a parser / variable length decoding circuit, 3 is an inverse quantization / IDCT circuit, 4 is a motion compensation circuit, 5 is a display circuit, 6 is an OSD data writeout circuit, 7 is an encoded data writeout circuit, 8 is an encoded data readout circuit, 9 is a motion compensation data readout circuit, 10 is a decoding data writeout circuit, 11 is a display data readout circuit, 12 is an OSD data readout circuit, 13 is memory, and 14 is an OSD data decompression circuit.

[0 0 1 4] The compressed image data (encoded data) is input to the parser / variable length decoding circuit 2, and further stored in the encoded data buffer area of the memory 13 via the encoded data writeout circuit 7. The timing / operation setting control circuit 1 has a function of adjusting the data bus contention of the memory 13 in addition to setting the operation mode of each block. Further, the encoded data readout control circuit 8 synchronizes the encoded data stored in the encoded data buffer area with the display system synchronization signal and reads it out in the order of storage at a rate of one picture (= frame) in one frame period.

[0 0 1 5] The encoded data read out from the memory 13 is input to the parser / variable length decoding circuit 2 again. The parser part of the parser / variable length decoding circuit 2 extracts the coding mode information in the header part of the encoded data; it not only uses the internal variable length decoding unit, but also outputs it to the timing / operation setting control circuit 1, and sets the operation mode of each circuit, such as inverse quantization / IDCT (inverse discrete cosine transform) circuit 3, motion compensation circuit 4, display circuit 5

5

and the like. In the variable length decoding unit of the parser and variable length decoding circuit 2, mainly variable-length coded cosine transform coefficient data and the like are decoded, inverse quantized and sent to the IDCT (inverse discrete cosine transform) circuit 3.

[0 0 1 6] In the inverse quantization / IDCT (Inverse Discrete Cosine Transform) circuit 3, the coefficient data are returned to an appropriate scale by the inverse quantization unit, and converted into image data by the IDCT unit.

[0 0 1 7] The motion compensation circuit 4 uses the motion vector information in the encoded header information obtained from the parser / variable length decoding circuit 2, and reads out the image data of the reference picture from the memory 13 via the motion compensation data readout control circuit 9. Further, the image data of the reference picture are added to the image data generated by the IDCT unit to obtain decoded data. The decrypted data are written in the memory 13 via the decrypted data writeout circuit 10. However, when the decoded data are the image data of the I or P picture, the older stored data in the reference picture area of the memory 13 are updated, and if the data are B picture image data, they are written in the B frame area.

[0 0 1 8] The decoded data decoded as described above and written in the memory 13 are read out by the display data readout control circuit 11 and sent to the display circuit 5. The display circuit 5 performs, for example, pixel rate conversion processing of the decoded data read out from the memory 13, and further, as will be described later, the OSD data readout circuit 12 overlays the OSD data read from the memory 13, and outputs it as image data.

[0 0 1 9] FIG. 6 is a diagram showing area division of the memory 13 in consideration of storing OSD data. The reference picture area and the encoded data buffer area on the two sides are the same as the conventional example shown in FIG. 5; however, the allocation of the B picture area is reduced as compared with the conventional example shown in FIG. 5. As a method of reducing the B picture area, the horizontal pixel density of the color data in the B picture can be subsampled to 1/2 and stored in the memory 13 to be 5/6. Although sub-sampling the color data to make the horizontal pixel density 1/2 may cause a slight deterioration in image quality, B pictures have the property of not being reused as reference pictures; therefore image quality deterioration is easier to tolerate than with I and P pictures, so that image quality deterioration does not pose a problem.

[0 0 2 0] As a result, 101 rows worth of 827,392 bits can be allocated for storing OSD data. This capacity is about 2 bits per pixel when the OSD picture size corresponding to the PAL system is 576 vertical lines by 704 horizontal pixels and OSD data are stored in the memory 13 as bitmap data.

[0 0 2 1] In the example shown in FIG. 1, OSD bitmap data are stored in the memory 13 in a compressed data format. The compressed OSD data obtained by compressing the bitmap OSD data are directly input to the OSD writeout circuit 6,

6

and the OSD writeout circuit 6 writes the compressed OSD data at the timing indicated by the timing / operation setting circuit 1 and the position on the memory 13.

[0 0 2 2] The compressed OSD data are read by the OSD data readout circuit 12 at the timing indicated by the timing / operation setting circuit 1 and supplied to the OSD data decompression circuit 14. The OSD data decompression circuit 14 decompresses the compressed OSD data and restores the OSD data corresponding to the original bitmap. The restored OSD data are supplied to the display circuit 5 in a synchronous manner with the display synchronization signal, and are displayed as an overlay on the decoded image data.

[0 0 2 3] Moreover, FIG. 2 is a second embodiment of the present invention; in addition to the embodiment shown in FIG. 1, the OSD data compression circuit 15 is comprised therein, OSD data are received in the form of a bitmap from the outside, and the data are compressed by the OSD data compression circuit 15 and written in the memory 13 via the OSD data writeout circuit 6.

[0 0 2 4] FIGS. 7 to 11 show a method of compressing OSD data in bitmap form; FIG. 7 shows an OSD picture made up of bitmap OSD data and an OSD block as a compression unit. The OSD picture has almost the same size as the picture shown in FIG. 3, and has a size of 576 vertical pixels $\times$ 704 horizontal pixels corresponding to the PAL system image. Although the number of horizontal pixels is slightly smaller than the size in FIG. 3, the difference between the two can be ignored considering the overscan of the television receiver. Further, this OSD picture is divided into OSD blocks of 1 pixel in the vertical direction $\times$ 88 pixels in the horizontal direction, and the OSD data are compressed in units of these OSD blocks.

[0 0 2 5] FIG. 8 shows a codebook used for the compression of OSD data. OSD data per pixel are 4bit to make the number of colors 16 colors; this codebook is applied when performing run length compression. Each code consists of a prefix unit consisting of 0, 2, 4, and 6 "0" s, a length unit, and an OSD pixel data unit; this indicates that the OSD pixel data shown in the pixel data unit are continuous for the length shown in the length unit.

[0 0 2 6] FIG. 9 shows a state of a compressed OSD data stream. As will be described later, as the format of OSD data, there are 4 types: uncompressed bitmap data, run-length compressed data with run-length codebook applied, horizontal subsampled compressed data subsampled horizontally, and vertical subsampled compressed data subsampled vertically; as for the data of one OSD block, an identification header of the compression method is added to the head of the block, and subsequently, OSD data in the form shown in the identification header is arranged. In addition, vertical subsample compressed data are applied to all OSD blocks of an OSD picture, and only one identification header needs to be attached to each OSD picture.

10

20

30

40

50

7

[0027] FIG. 10 shows a compression method within the OSD block. The compression of the OSD data may be performed outside the decoding device as in the first embodiment, or a compression circuit may be included inside the decoding device as in the second embodiment; however, in the following description, corresponding to the second embodiment, a description will be made assuming a case where compression is performed by the compression circuit inside the decoding device.

[0028] Prior to compression of the OSD block, setting is made from which address in the memory 13 the OSD should be written, and initialization of the intra-block generated data amount *a* is performed. Subsequently, one block of OSD data in the form of bitmap is received and temporarily stored in a buffer inside the OSD data compression circuit 15. Thus, the OSD block size corresponds to this buffer size. When the OSD data compression circuit 15 is included in the decoding device as in the embodiment of FIG. 2, the buffer size can be reduced by dividing the pixels in one horizontal scanning period and forming the OSD block to be small. After that, while reading out data from the buffer, run-length compression is performed by applying the codebook shown in FIG. 8. At this time, the amount of generated data in the block is calculated and stored in the register *a*. When the pixel size of one OSD block is 88 pixels, the original is 4 bits / pixel, so the 2-bit identification header is considered; when the generated data amount *a* exceeds 354 bits, compression cannot be achieved by applying the codebook, so the run length compression result is discarded, uncompressed data in the buffer are selected, and the generated data amount *a* is set to 354 bits.

[0029] Subsequently, the generated data amount *b* in the picture is updated. In order to store 4bit / pixel OSD data in the storage area equivalent to 2bit / pixel, the compression rate must be about 50%; here, the cumulative value of the difference between the generated data amount *a* of one OSD block and the target value 176 bits is calculated in the register *b1*. If the value of this register *b1* is less than 0, the target compression has been achieved; however, if it exceeds 0, the target has not been achieved. Therefore, when *b1* exceeds 0, horizontal subsampling is performed by thinning out OSD data at a ratio of 1 pixel to 2 pixels. When horizontal subsampling is performed, the generated data amount of one OSD block is 178 bits including identification data of 2 bits. The register of the generated data amount *b* in the picture is updated to *b* + 2 bits so that the accumulated difference value *b* is updated by 2 bits. Also, in the OSD block where the horizontal sub-sample is selected, reversible compression is not performed and distortion remains in the compression result; therefore, this OSD block is used as a violation block, and 1 is added to the violation block count value *c*.

[0030] If *b1* is less than 0, the desired compression has been achieved; therefore, by substituting *b1* for *b*, the values of the registers *a* and *b* are output as compression rate data to an external microcomputer or the like to provide notification of the compression status. This ensures that if compression is significantly higher than the goal, it is possible to improve usability such that the number of OSD pictures stored in the OSD data area in the

8

memory 13 can be plural.

[0031] FIG. 11 shows a case where vertical sub-sampling is applied in the compression of OSD data. The data of the OSD picture are sequentially compressed from the OSD block of the first field; however, prior to compression, the amount *b* of data generated in the picture and the register of the violation block count value *c* are initialized.

[0032] When the compression of the first field is completed, looking at the data generation amount *b* and the violation block count value *c* of the first field, if *b* is larger than the target or *c* is larger than the predetermined number *C_{th}*, the vertical sub-sample is applied. That is, while receiving the OSD data of the second field, the identification data are added only to the first OSD block, the identification data added only to the first OSD block are included in the OSD data area of the memory 13 in which the first field OSD data are stored, and the OSD data in the second field are overwritten without compression. The OSD decompression circuit 14 looks at the identification header to be read first, and if vertical subsampling is applied, the same OSD data stored in the memory 13 are read during both the display period of the first field and the display period of the second field.

[0033] When *b* is less than the target and *c* is less than the predetermined number *C_{th}*, the OSD data of the second field are also compressed by the same process as the OSD data of the first field.

[0034] As a result, 50% compression of OSD data (actually 50% + identification data) is achieved, and an OSD storage / display function capable of developing 16 colors can be realized.

[0035] In addition, with this compression method, the amount of OSD data after compression can be set within the target value or target value + identification header; therefore, even when a plurality of small-sized OSD pictures are stored in the OSD data area of the memory 13, the OSD display is selected and displayed from the plurality of pictures, and the OSD display is devised to enhance the display switching response, since the storage start position of the OSD data corresponding to each OSD picture can be set to a fixed address in the memory 13, this has the advantage of being easy to rewrite each piece of OSD data separately.

[0036]

[Effects of the Invention]

As described above, in the present invention, it becomes possible to realize an OSD wherein the capacity of the 16Mbit memory, which is easily available as a general-purpose memory, is effectively utilized, and in addition to decoding compressed image data, overlay and display of characters and graphics are performed on the decoded image.

[Brief description of drawings]

[FIG. 1] is a first embodiment of the present invention for inputting compressed OSD data

[FIG. 2] is a second embodiment of the present invention for inputting bitmap OSD data

[FIG. 3] is a diagram showing a structure of image data within bitmap

[FIG. 4] is a diagram showing a structure of image data between bitmaps

10

20

30

40

50

9

10


[FIG. 5] is a conventional example showing memory area division
 [FIG. 6] is an example showing a memory area division including an OSD data storage area
 [FIG. 7] is a diagram showing the structure of OSD data and the encoding order
 [FIG. 8] is a codebook for run-length compression applied to OSD data
 [FIG. 9] is a diagram showing a state of a compressed OSD data stream
 [FIG. 10] is a diagram showing a compression method at the OSD block level
 [FIG. 11] is a diagram showing a compression method at the OSD picture level

[Description of the Reference Numerals]

1: timing / operation setting control, 2: parser / variable length decoding circuit, 3: inverse quantization / IDCT circuit, 4: motion compensation circuit, 5: display circuit, 6: OSD data writeout circuit, 7: encoded data writeout circuit, 8: encoded data readout circuit, 9: motion compensation data readout circuit, 10: decoding data writeout circuit, 11: display data readout circuit, 12: OSD data readout circuit, 13: memory, 14: OSD data decompression circuit, 15: OSD data compression circuit


[FIG. 1]

FIG. 1




[FIG. 2]

FIG. 2




[FIG. 3]

FIG. 3




[FIG. 4]

FIG. 4




[FIG. 5]

FIG. 5




[FIG. 6]

FIG. 6



[FIG. 7]


FIG. 7



[FIG. 8]

FIG. 8


Codebook



[FIG. 9]

FIG. 9


OSD compression data stream:



*Added only to OSD block of picture head
There is no discrimination vector on OSD block other than this case


[FIG. 11]

FIG. 11



[FIG. 10]

FIG. 10



Continued from the front page

(72) Inventor: Hiroki Mizozoe
c/o Hitachi, Ltd. Semiconductor Division
5-20-1 Kamimizuhon-machi, Kodaira-shi, Tokyo

(72) Inventor: Hiroki Mizozoe
c/o Hitachi, Ltd. Semiconductor Division
5-20-1 Kamimizuhon-machi, Kodaira-shi, Tokyo
(72) Inventor: Hiroki Mizozoe
c/o Hitachi, Ltd. Semiconductor Division
5-20-1 Kamimizuhon-machi, Kodaira-shi, Tokyo

(19)日本国特許庁 (J P)

(12) **公開特許公報** (A)

(11)特許出願公開番号

特開平9-275563

(43)公開日 平成9年(1997)10月21日

(51)Int.Cl ⁶	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 N 7/32			H 0 4 N 7/137	Z
G 0 9 G 5/00	555		G 0 9 G 5/00	555 A
// H 0 3 M 7/30			H 0 3 M 7/30	Z 9382-5K

審査請求 未請求 請求項の数 6 O L (全 10数)

(21)出願番号 特願平8-83548
(22)出願日 平成8年(1996)4月5日

(71)出願人 000005108
株式会社日立製作所
東京都千代田区神田駿河台四丁目6番地
(72)発明者 奥 万寿男
神奈川県横浜市戸塚区吉田町292番地株式会
社日立製作所マルチメディアシステム開発
本部内
(72)発明者 溝添 博樹
神奈川県横浜市戸塚区吉田町292番地株式会
社日立製作所マルチメディアシステム開発
本部内
(74)代理人 弁理士 小川 勝男

最終頁に続く


(54)【発明の名称】 O S D機能を有する圧縮画像データの復号装置、及びこれに用いるO S Dデータの圧縮方法

(57)【要約】

【課題】圧縮画像データの復号とグラフィックスなどのOSD機能を、汎用メモリで実現させる。

【解決手段】Bピクチャに対するフレームメモリ容量を少なくし、圧縮したOSDデータをメモリに格納させ、表示に合わせて伸長する。

図 2



【特許請求の範囲】

【請求項1】圧縮画像データを復号し、表示する装置であって、圧縮画像データの復号手段と、圧縮画像データ、圧縮画像データを復号した復号画像データ、ならびに圧縮したオンスクリーンディスプレイデータを格納・保持するメモリ手段と、圧縮したオンスクリーンディスプレイデータの伸長手段と、復号画像データならびに伸長したオンスクリーンディスプレイデータとを同期して表示する表示手段とを備え、

さらに圧縮画像データは、参照画像を必要としないイントラフレームピクチャ、表示順で前方向にある画像のみを参照画像とするインターフレームピクチャ、ならびに表示順で前方向にある画像と後ろ方向にある画像の両方を参照画像とするバイディレクショナルピクチャの3つのタイプで符号化されたデータであり、前記メモリ手段は、インターフレームピクチャもしくはインターフレームピクチャの復号画像データを格納する第1と第2のフレームメモリ領域と、これらフレームメモリ領域より小さなサイズであり前記バイディレクショナルピクチャの復号画像データを格納する第3のフレームメモリ領域と、圧縮したオンスクリーンディスプレイデータの格納領域と、圧縮画像データの格納領域を有し、さらにメモリ手段は、圧縮画像データの復号手段および表示手段と共通のデータバスで結ばれていることを特長とする圧縮画像データの復号装置。

【請求項2】請求項1に記載の圧縮画像データの復号装置であって、画像データは最大で縦576ライン、横720画素のサイズを有するものであり、前記メモリ手段は、16,777,216 bitの容量を持つことを特長とする圧縮画像データの復号装置。

【請求項3】請求項1に記載の圧縮画像データの復号装置であって、ビットマップ形態のオンスクリーンディスプレイデータを入力して、圧縮するオンスクリーンディスプレイデータの圧縮手段を備えることを特長とする圧縮画像データの復号装置。

【請求項4】請求項3に記載の圧縮画像データの復号装置であって、前記オンスクリーンディスプレイデータの圧縮手段は、圧縮結果情報を出力することを特長とする圧縮画像データの復号装置。

【請求項5】オンスクリーンディスプレイデータを表示走査方向に連続する複数の画素の集合であるブロックに分割し、該ブロック単位で画素の連続数をコード化し、連続する画素を規則的に間引くことで圧縮データを得、該圧縮データと非圧縮データのいずれかを選択可能として、請求項1に記載の圧縮画像データの復号装置にて用いる圧縮したオンスクリーンディスプレイデータを生成することを特長とするオンスクリーンディスプレイデータの圧縮方法。

【請求項6】請求項5に記載のオンスクリーンデータの圧縮方法であって、オンスクリーンディスプレイデータ

を前記復号画像データの表示に合わせて、第1フィールドのデータと第2フィールドのデータとに分けて順次圧縮するとともに、先行して圧縮する第1フィールドのデータに対する圧縮結果が所定の基準に達しなかった場合に、該第1フィールドの圧縮データを捨て、非圧縮の第2フィールドのデータを圧縮したオンスクリーンディスプレイデータとすることを特長とするオンスクリーンディスプレイデータの圧縮方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】フレーム間相関を用いた高能率符号化手段にて生成した圧縮画像データを復号する復号装置に係り、特に復号装置に備えるメモリを用いてオンスクリーンディスプレイ(OSD: On Screen Display)機能を実現する圧縮画像データの復号装置に関する。

【0002】

【従来の技術】画像データのデータ量の多さゆえに、冗長性などを除去する高能率符号化手段で圧縮した後、この圧縮画像データ(以下符号化データと記す)を伝送あるいは記録することにより、伝送もしくは記録コストの低減が図られる。この高能率符号化手段の例としては、ISO/SC29/WG11で標準化しているMPEG方式がよく知られており、テレビジョン学会48巻1号44-49頁に、該MPEG方式の高能率符号化手段が紹介されている。

【0003】

図3、図4はMPEG方式の一部を示した図であり、図3に示したように1枚のピクチャは、テレビジョン信号のNTSC信号に相当するものとして、縦480ラインx横720画素の輝度信号および2種類の縦240ラインx横360画素の色信号、PAL信号に相当するものとして、縦576ラインx横720画素の輝度信号および2種類の縦288ラインx横360画素の色信号から成るテレビジョン信号の1フレームに相当している。さらにピクチャ内で画像データは、輝度信号を縦16画素x横16画素、および2種類の色信号をそれぞれ縦8画素x横8画素でブロック化したマクロブロックと呼ばれる単位で扱われ、該マクロブロック単位で画面の水平方向左から右へと順次符号化していく。

【0004】

また図4に示したように画像データの各々のフレームは、予測値として参照する参照ピクチャを持たず符号化するIピクチャ(図のI1)、表示順で前方向にあるピクチャのみを参照ピクチャとするPピクチャ(図のP2、P5)、前方向にあるピクチャと後ろ方向にあるピクチャを参照ピクチャとするBピクチャ(図のB3、B4、B6、B7)に区分する。実際の符号化にあたってはBピクチャの復号時に前方向と後ろ方向の2つの参照ピクチャが存在する必要があり、ピクチャの順序を巧みに入れ替えてから符号化がなされるため、符号化データの並びは、表示のための並びとは異なる。

【0005】

復号側では、符号化順に送られてくる符号化データを順次復号するが、該復号した画像データは一旦メモリに蓄え、表示順に従うに並び変える。またIな

らびにPピクチャの復号データは、その後のBピクチャの復号時に参照ピクチャとして用いる必要があり、必ず2ピクチャ分の画像データを前記メモリ内に蓄えている必要がある。さらに1フレームを1ピクチャとして符号化しているために、テレビジョン信号のように1フレームがインタレースした2つのフィールドで構成される場合、たとえBピクチャであっても、復号と同時に表示できるわけでない。フレームデータはフィールドデータに変換する必要があり、このために復号から表示まで、少なくとも0.5フレーム期間遅らせる必要がある。このことはフレームデータのフィールドデータへの変換のために復号データを一度メモリに蓄えることを要求し、一般にこの分としてさらに1ピクチャ分メモリ領域を必要とする。

【0006】図5は、MPEG方式による符号化データの復号に際し必要なメモリを示した図である。メモリはデータ幅が16bitで、512カラムx2048ロウの16Mbit容量のメモリを例に示している。16Mbit容量のメモリは汎用のメモリチップとして様々な分野で利用されており、16Mbitのメモリ容量範囲内で復号装置を構成することは、コスト面において重要な意味を持つ。図5のメモリ領域分割では、前記画像サイズの大きいPAL方式に相当する圧縮画像データを復号する場合を示している。PAL方式では、輝度信号用に405ロウ、色信号用に203(小数点を切り上げして)ロウの合計608ロウが1フレーム分に必要であり、3フレーム相当分の残りは、復号に際し符号化データを一時蓄える符号化データバッファとして用いられる。この符号化データバッファの容量は1,835,008bit(24ロウ)であり、この容量値はいかなる符号化器、復号器の組み合わせでも適切な符号化・復号化が保証されるよう必ず守らなくてはならない必要最小限の容量として、MPEG方式は定めている。

【0007】

【発明が解決しようとする課題】以上説明した従来技術では、汎用メモリとして入手が容易な16Mbitメモリの容量を最大限有効に利用した圧縮画像データの復号装置が実現できる。

【0008】一方、圧縮画像データの復号装置のユーザインタフェースとして復号した画像に文字やグラフィックをオーバーレイして表示するOSD(On Screen Display)の手法が有効である。しかしながらこうしたOSDを実現するためには、新たなメモリ領域を必要とし、上記した画像サイズの大きいPAL方式相当の画像の場合、16Mbitの汎用メモリの枠を超えてしまう。

【0009】本発明の目的は上記した課題を解決すること、すなわちOSDデータ用のメモリ領域を16Mbit容量の枠の中で確保し、OSD機能を有する圧縮画像データの復号装置、ならびにこの装置に用いるOSDデータの圧縮方法を提供することにある。

【0010】

【課題を解決するための手段】上記した目的を達成するために本発明では、圧縮画像データの復号手段と、圧縮画像データ、圧縮画像データを復号した復号画像データ、ならびに圧縮したオンスクリーンディスプレイデータを格納・保持するメモリ手段と、圧縮したオンスクリーンディスプレイデータの伸長手段と、復号画像データならびに伸長したオンスクリーンディスプレイデータを同期して表示する表示手段とを用い、前記Bピクチャの復号画像データを格納するフレームメモリ領域を参照ピクチャを格納するフレームメモリ領域よりも小さくする。

【0011】さらに、オンスクリーンディスプレイデータ圧縮方法として、オンスクリーンディスプレイデータを表示走査方向に連続する複数の画素の集合であるブロックに分割し、該ブロック単位で画素の連続数をコード化する第1の符号化手段と、連続する画素を規則的に間引く第2の符号化手段と、非圧縮データのいずれかを選択可能とする。さらには先行して圧縮する第1フィールドのデータに対する圧縮結果が所定の基準に達しなかった場合に、第1フィールドの圧縮データを捨て、非圧縮の第2フィールドのデータを圧縮したオンスクリーンディスプレイデータとする。

【0012】

【発明の実施の形態】以下本発明の実施例を添付図面を用いて説明する。

【0013】図1は本発明による圧縮画像データの復号装置の第1の例であり、1はタイミング・動作設定回路、2はパーサ・可変長復号回路、3は逆量子化・IDCT回路、4は動き補償回路、5は表示回路、6はOSDデータ書き込み回路、7は符号化データ書き込み回路、8は符号化データ読み出し回路、9は動き補償データ読み出し回路、10は復号データ書き込み回路、11は表示データ読み出し回路、12はOSDデータ読み出し回路、13はメモリ、14はOSDデータ伸長回路である。

【0014】圧縮画像データ(符号化データ)はパーサ・可変長復号回路2に入力し、さらに符号化データ書き込み回路7を介し、メモリ13の符号化データバッファ領域に格納する。タイミング・動作設定制御回路1は、各ブロックの動作モード等の設定に加え、メモリ13のデータバス競合を調整する機能を受け持つ。また符号化データ読み出し制御回路8は、前記符号化データバッファ領域に格納した符号化データを、表示系の同期信号と同期させ1フレーム期間に1ピクチャ(=フレーム)分の割合で格納順に従って読み出す。

【0015】メモリ13より読み出した符号化データは、再びパーサ・可変長復号回路2に入力する。該パーサ・可変長復号回路2のパーサ部は符号化データの中のヘッダ部にある符号化モード情報を抽出し、内部の可変長復号部でも使用すると共に、タイミング・動作設定制御回路1へも出力し、逆量子化・IDCT(逆離散コサイン変換)

回路3、動き補償回路4、表示回路5など各回路の動作モードを設定する。またパーサおよび可変長復号回路2の可変長復号部では、主に可変長符号化されているコサイン変換の係数データ等を復号し、逆量子化ならびにIDCT(逆離散コサイン変換)回路3に送出する。

【0016】逆量子化・IDCT(逆離散コサイン変換)回路3では、前記の係数データを逆量子化部で適切なスケールに戻し、IDCT部で画像データに変換する。

【0017】動き補償回路4では、前記パーサ・可変長復号回路2より得る符号化ヘッダ情報の中の動きベクトル情報を用い、動き補償データ読み出し制御回路9を介し、メモリ13より参照ピクチャの画像データを読み出す。さらに該参照ピクチャの画像データは前記IDCT部で生成した画像データに加算して、復号データを得る。該復号データは、復号データ書き込み回路10を介しメモリ13に書き込む。ただし復号データが前記IないしはPピクチャの画像データである場合には、メモリ13の参照ピクチャ領域の古いデータが格納されている方を更新するようにし、Bピクチャの画像データである場合にはBフレーム領域に書き込む。

【0018】上記のように復号化され、メモリ13に書き込まれた復号データは表示データ読み出し制御回路11を用いて読み出し、表示回路5に送出する。表示回路5は、メモリ13から読み出した復号データを、例えば画素レート変換処理などを行い、さらに後述するようにOSDデータ読み出し回路12にてメモリ13から読み出すOSDデータをオーバーレイ表示して、画像データとして出力する。

【0019】図6は、OSDデータを格納することを考慮したメモリ13の領域分割を示した図である。2面の参照ピクチャ領域ならびに符号化データバッファ領域については、図5に示した従来例と変化はないが、Bピクチャ領域は、図5に示した従来例に比べ割り当てを削減している。Bピクチャ領域を削減する方法としては、Bピクチャにおける色データの水平画素密度を1/2にサブサンプルして、メモリ13に格納することにより5/6にすることが可能である。色データを水平画素密度を1/2にサブサンプルすることは若干の画質劣化を招く可能性があるが、Bピクチャは参照ピクチャとして再利用されないという特質があるために、IピクチャやPピクチャに比べ画質劣化が許容しやすく、画質劣化が問題に至ることはない。

【0020】この結果OSDデータの格納用に101ロウ分、827,392bitが割り当て可能となる。この容量は、PAL方式に相当するOSDピクチャサイズとして、縦576ラインx横704画素の場合、OSDデータをビットマップデータとしてメモリ13に格納させた場合、1画素あたり約2bitとなる。1画素あたり2bitでは、4色のOSD表現が可能であるが、より良いユーザインタフェースを実現するためにOSDの発色数の増加が必要である。

【0021】図1に示した例では、OSDのビットマップデータを圧縮したデータの形式でメモリ13に格納させる。

ビットマップ状のOSDデータを圧縮した圧縮OSDデータを直接OSD書き込み回路6に入力し、OSD書き込み回路6は、タイミング・動作設定回路1にて示されるタイミングならびにメモリ13上の位置に圧縮されたOSDデータを書き込む。

【0022】該圧縮OSDデータの読み出しは、OSDデータ読み出し回路12にて、タイミング・動作設定回路1にて示されるタイミングで読み出し、OSDデータ伸長回路14に供給する。OSDデータ伸長回路14では、圧縮されたOSDデータを伸長し、元のビットマップに対応したOSDデータに復元する。該復元されたOSDデータは、表示同期信号に同期して表示回路5に供給し、前記復号した画像データにオーバーレイ表示させる。

【0023】また図2は、本発明の第2の実施例であり、図1に示した実施例に加え、OSDデータ圧縮回路15を内部に含み、ビットマップ形態のOSDデータを外部より受信し、OSDデータ圧縮回路15で圧縮して、OSDデータ書き込み回路6を介して、メモリ13に書き込むようになっている。

【0024】図7から図11は、ビットマップ形態のOSDデータを圧縮する方法を示しており、図7は、ビットマップ形態のOSDデータよりなるOSDピクチャならびに、圧縮の単位となるOSDブロックを示している。OSDピクチャは、図3に示したピクチャとほぼ同一のサイズを有し、PAL方式の画像に対応して、縦576画素x横704画素の大きさを持つ。水平画素数が若干図3のサイズに比べ小さいが、テレビジョン受信機のオーバースキャンを考えれば、両者の違いは無視してよい。さらにこのOSDピクチャは、縦1画素x横88画素のOSDブロックに分割され、OSDデータの圧縮は、このOSDブロック単位で行われる。

【0025】図8は、OSDデータの圧縮に用いるコードブックを示している。1画素あたりのOSDデータは、発色数を16色とするために4bitとしており、このコードブックは、ランレングス圧縮を行なう際に適用される。各々のコードは、0、2、4、6個の"0"よりなるプレフィックス部、レングス長部、OSD画素データ部よりなり、画素データ部で示すOSD画素データがレングス長部で示す長さ連続していることを表わす。

【0026】図9は、圧縮したOSDデータストリームの様子を示している。後で述べるように、OSDデータの形態としては、非圧縮のビットマップデータ、ランレングスコードブックを適用したランレングス圧縮データ、水平方向にサブサンプルした水平サブサンプル圧縮データ、ならびに垂直方向にサブサンプルした垂直サブサンプル圧縮データの4種類があり、10SDブロックのデータは、ブロック先頭に圧縮方法の識別ヘッダを付加し、それに引き続いて該識別ヘッダに示す形態のOSDデータが配置される。なお垂直サブサンプル圧縮データは、OSDピクチャのすべてのOSDブロックに適用され、該識別ヘッダは、10SDピクチャに1個つけるだけでよい。

【0027】図10は、OSDブロック内のの圧縮方法を示している。OSDデータの圧縮は、第1の実施例のように復号装置の外部で行ってもよく、また第2の実施例のように復号装置の内部に圧縮回路を含んでもよいが、以下の説明では、第2の実施例に対応して、復号装置の内部の圧縮回路にて圧縮を行う場合を想定した説明を行う。

【0028】OSDブロックの圧縮に先立ち、OSDを前記メモリ13内のどのアドレスから書き込むべきかの設定、およびブロック内発生データ量aの初期化が行われる。引き続き1ブロックのビットマップ形態のOSDデータを受信し、OSDデータ圧縮回路15内部のバッファに一時保管する。このように、OSDブロックサイズは、このバッファサイズに対応している。図2の実施例のように、OSDデータ圧縮回路15を復号装置の内部に含む場合、1水平走査期間の画素を分割して、OSDブロックを小さく形成していることによりバッファサイズの削減が図られている。その後、該バッファよりデータを読み出しながら、前記図8のコードブックを適用してランレングス圧縮を行う。この時、ブロック内の発生データ量を計算し、レジスタaに保持する。10 OSDブロックの画素サイズを88画素とする場合、元々が4bit/画素なので、識別ヘッダ2bit分を考慮して、発生データ量aが354bitを超える場合、前記コードブックを適用することで圧縮が達成されない

ので、ランレングス圧縮結果を捨て、前記バッファ内の非圧縮データを選択し、発生データ量aを354bitとする。

【0029】引き続いてピクチャ内の発生データ量bの更新を行う。2bit/画素相当の格納領域に4bit/画素のOSDデータを格納するためには、圧縮率を約50%にする必要があり、ここでは、10 OSDブロックの発生データ量aと目標値176bitとの差分の累積値をレジスタb1に計算する。このレジスタb1の値が、0より小さい場合、目標の圧縮が達成されているが、0を超える場合、目標が達成されていない。そこで、b1が0を超える場合には、OSDデータを2画素に1画素の割合で間引く水平サブサンプルを行う。水平サブサンプルが行われた場合、10 OSDブロックの発生データ量は、識別データ2bitを含めて178bitになるので、2bitだけ累積差分値bを更新させるようにピクチャ内の発生データ量bのレジスタをb+2bitに更新する。また水平サブサンプルが選択されたOSDブロックでは、可逆の圧縮が行われず、圧縮結果に歪が残存するので、このOSDブロックをバイオレーションブロックとして、バイオレーションブロックカウント値cに1を加える。

【0030】b1が0より小さい場合には、所望の圧縮が達成されているので、bにb1を代入し、圧縮率データとして、レジスタa、bの値を、外部のマイクロコンピュータなどへ出力し、圧縮状況を知らせる。このことにより、圧縮が目標よりも大幅に達成されている場合には、前記メモリ13内のOSDデータ領域に格納するOSDピクチャ枚数を複数にすることができるなどの使い勝手を向上さ

*せることができる。

【0031】図11では、OSDデータの圧縮において、垂直サブサンプルを適用する場合を示している。OSDピクチャのデータは、第1フィールドのOSDブロックから順次圧縮を行うが、圧縮に先立ちピクチャ内発生データ量b、ならびにバイオレーションブロックカウント値cのレジスタを初期化する。

【0032】第1フィールドの圧縮が完了した時点で、第1フィールドのデータ発生量bとバイオレーションブロックカウント値cを見て、bが目標より多い、もしくはcが所定数Cthより多い場合には、垂直サブサンプルを適用する。すなわち第2フィールドのOSDデータを受信すると共に、先頭のOSDブロックにのみ識別データを付加して、第1フィールドのOSDデータが格納されている前記メモリ13のOSDデータ領域に、先頭のOSDブロックにのみに付加した識別データを含め、第2フィールドのOSDデータを非圧縮のままで上書きする。前記OSD伸長回路14は、最初に読み出す識別ヘッダを見て、垂直サブサンプルが適用されている場合には、第1フィールドの表示期間、第2フィールドの表示期間のいずれもメモリ13に格納されている同じOSDデータを読み出す。

【0033】また、bが目標より少なく、cが所定数Cthより少ない場合には、第2フィールドのOSDデータに対しても第1フィールドのOSDデータと同じ処理にて圧縮を行う。

【0034】この結果、OSDデータの50%圧縮(実際には50%+識別データ)が達成され、16色発色可能なOSD格納・表示機能が実現できる。

【0035】また本圧縮方法では、圧縮を施した後のOSDデータ量が目標値もしくは目標値+識別ヘッダ分以内に行うことができるので、小さなサイズのOSDピクチャを複数枚数、メモリ13のOSDデータ領域に格納させ、OSD表示を該複数枚から選択して表示させ、表示切り替え応答を高めるように工夫されたOSD表示を行なう場合でも、それぞれのOSDピクチャに対応したOSDデータの格納スタート位置をメモリ13の固定したアドレスに設定することができるので、一枚一枚のOSDデータを別々に書き直したりすることが容易にできるという利点がある。

【0036】

【発明の効果】以上説明したように本発明では、汎用メモリとして入手が容易な16Mbitメモリの容量を最大限有効に利用し、圧縮画像データの復号に加え、復号した画像に文字やグラフィックをオーバーレイして表示するOSDが実現可能となる。

【図面の簡単な説明】

【図1】圧縮OSDデータを入力する本発明第1の実施例

【図2】ビットマップOSDデータを入力する本発明第2の実施例

【図3】ピクチャ内の画像データの構成を示す図

【図4】ピクチャ間の画像データの構成を示す図

【図5】メモリの領域分割を示す従来例

【図6】OSDデータの格納領域を含むメモリ領域分割を示す例

【図7】OSDデータの構成と符号化順を示す図

【図8】OSDデータに適用するランレングス圧縮のコードブック

【図9】圧縮したOSDデータストリームの様子を示す図

【図10】OSDブロックレベルでの圧縮方法を示す図


【図11】OSDピクチャレベルでの圧縮方法を示す図

【符号の説明】

1……タイミング・動作設定回路、2……パーサ・可変長復号回路、3……逆量子化・IDCT回路、4……動き補償回路、5……表示回路、6……OSDデータ書き込み回路、7……符号化データ書き込み回路、8……符号化データ読み出し回路、9……動き補償データ読み出し回路、10……復号データ書き込み回路、11……表示データ読み出し回路、12……OSDデータ読み出し回路、13……メモリ、14……OSDデータ伸長回路、15……OSDデータ圧縮回路


【図1】

図1




【図2】

図2




【図3】

図3




【図4】

図4




【図5】

図5




【図6】

図6



【図7】

図7



【図8】

図8


コードブック:

d0	d1	d2	d3	d4	d5	d6	d7	d8	d9	d10	d11	d12	d13	d14	d15	d16	d17	
(1) ランクス長 = 1-3																		
リンクス長		OSD画素データ																
(2) ランクス長 = 4-15																		
0	0	リンクス長				OSD画素データ												
(3) ランクス長 = 16-63																		
0	0	0	0	リンクス長						OSD画素データ								
(4) ランクス長 = 64以上																		
0	0	0	0	0	0	リンクス長								OSD画素データ				

【図9】

図 9


OSD圧縮データストリーム：



*ピクチャの先頭OSDブロックのみに付加
 この場合以降のOSDブロックには識別ヘッダはなし


【図11】

図 1 1



【図10】

図10



フロントページの続き

(72)発明者 堀 仁一
東京都小平市上水本町五丁目20番1号株式
会社日立製作所半導体事業部内

(72)発明者 中本 貴士
東京都小平市上水本町五丁目20番1号株式
会社日立製作所半導体事業部内

(72)発明者 長谷 昌
東京都小平市上水本町五丁目20番1号株式
会社日立製作所半導体事業部内