

City of New York, State of New York, County of New York

I, Jacqueline Yorke, hereby certify that the document “**KR100688584B1**” is, to the best of my knowledge and belief, a true and accurate translation from Korean into English.




Jacqueline Yorke

Sworn to before me this
February 21, 2025



Signature, Notary Public



Stamp, Notary Public



(19) Korean Intellectual Property Office (KR)
(12) Patent Registration Notification (B1)

(51) . Int. Cl.

H01L 27/146 (2006.01)

(45) Notification Date

Mar. 2, 2007

(11) Registration No.

10-0688584

(24) Registration Date

Feb. 22, 2007

(21) Application No. 10-2006-0000470

(65) Publication No.

(22) Application Date Jan. 3, 2006

(43) Publication Date

Examination Request Date Jan. 3, 2006

(73) Patentee

Samsung Electronics Co., Ltd.

416 Maetan-dong, Yeongtong-gu, Suwon-si, Gyeonggi-do

(72) Inventor

HWANG, Seong-ho

101-1603 Hyundai Morning Phase 2, Bora-ri, Kiheung-eub, Yongin-si, Gyeonggi

LEE, Deok-hyeong

501-503 Samsung Apt. Phase 5, Jinsanmaul, 1168 Pungdeokcheon-dong, Yongin-si, Gyeonggi

PARK, Byeong-jun

103-1404 Yeongtong 3 Poonglim Iwant Apt., 916 Shin-dong, Yeongtong-gu, Suwon-si, Gyeonggi

MUN, Chang-rok

502 Ensuite, 481-11 Bangbae-3-dong, Seocho-gu, Seoul

(74) Agent

Y.P. Lee, Mock & Partners

(56) Prior Art Search Literature

KR1020040058691A

KR1020040065335 A

*Literature cited by the Examiner

Examiner: SEONG, Baek-du

Total Claims: 17

(54) CMOS Image Sensor and Manufacturing Method of the Sensor

(57) Abstract

[The invention] presents a CMOS image sensor featuring a device separation membrane with high reflectance to reduce CT phenomenon and the method of manufacturing the sensor. The CMOS image sensor comprises of a first conductive type substrate; a first conductive type epitaxial layer formed on the substrate; photodiode formed on each active region on the epitaxial layer; and, device separation membrane which is membranes of two different materials having different refractive indices formed alternately in vertical direction to the aforesaid substrate to separate each one of the aforesaid active regions. The image sensor of this invention reduces CT phenomenon that occurs when incident light permeates into an adjacent cell by forming device separation membranes with membranes of two different materials having different refractive indices so as to increase the reflectance of the device separation membranes.

Representative Drawing(s)

Figure 2.

Claims

Claim 1.

CMOS image sensor comprised of a first conductive type substrate;
a first conductive type epitaxial layer formed on the aforesaid substrate;
photodiode formed on each active region on the aforesaid epitaxial layer; and,
device separation membrane consisting of membranes of two different materials having different refractive indices formed alternately in the vertical direction to the aforesaid substrate to separate each one of the aforesaid active regions.

Claim 2.

In Claim 1,

CMOS image sensor characterized by the aforesaid membranes of two different materials, which are silicon membrane and silicon dioxide membrane.

Claim 3.

In Claim 2,

CMOS image sensor characterized by the aforesaid device separation membrane achieved with a 3-layer membrane consisting of the aforesaid silicon membrane and silicon dioxide membranes formed on both sides of the aforesaid silicon membrane, and,
the aforesaid silicon dioxide membranes on both sides being interconnected below the aforesaid silicon membrane.

Claim 4.

In Claim 3,

CMOS image sensor characterized by the aforesaid silicon membrane having the width of 500 Å and the aforesaid silicon dioxide membranes on both sides of the aforesaid silicon membrane having the width of 550 Å each.

Claim 5.

In Claim 1

CMOS image sensor characterized by the aforesaid membranes of two different materials, which are silicon membrane and air layer.

Claim 6.

In Claim 5,

CMOS image sensor characterized by the aforesaid device separation membrane achieved with a 3-layer membrane consisting of the aforesaid silicon membrane and air layers formed on both sides of the aforesaid silicon membrane.

Claim 7.

In Claim 6,

CMOS image sensor characterized by the aforesaid air layers having the width of 740 Å each and the aforesaid silicon membrane having the width of 520 Å.

Claim 8.

In Claim 1,

CMOS image sensor characterized by the aforesaid first conductive type being p-type, and, the aforesaid photodiode including the p-type ion injection region at the top and the n-type ion injection region at the bottom.

Claim 9.

In Claim 1,

CMOS image sensor characterized by the difference in the refractive indices of the aforesaid membranes of two different materials being at least 2.

Claim 10.

In Claim 1,

CMOS image sensor characterized by the reflectance of the aforesaid device separation membrane for red light in the visible light range being at least 80%.

Claim 11.

The method of manufacturing CMOS image sensor including the step of growing a first conductive type epitaxial layer on a first conductive type substrate;

the step of forming device separation membranes that separate the active regions by forming membranes of two different materials having different refractive indices alternately on the aforesaid epitaxial layer in the vertical direction to the aforesaid substrate; and,

the step of injecting ions in the aforesaid epitaxial layer to form photodiode.

Claim 12.

In Claim 11,

the method of manufacturing CMOS image sensor characterized by the step to form the aforesaid device separation membrane including

the step of forming trenches on the aforesaid epitaxial layer;
the step of forming silicon dioxide membrane on the bottom surface and side walls of the aforesaid trenches; and,
the step of forming a silicon membrane by filling silicon into the interior of the trench where the aforesaid silicon dioxide membrane is formed.

Claim 13.

In Claim 12,

the method of manufacturing CMOS image sensor characterized by forming the aforesaid silicon dioxide membranes to have the width of 550 Å, and

the aforesaid silicone membranes to have the width of 500 Å.

Claim 14.

In Claim 12,

the method of manufacturing CMOS image sensor characterized by the aforesaid step to form the device separation membrane being the method of dry etching at least two air layers apart from each other on the aforesaid epitaxial layer.

Claim 15.

In Claim 14,

the method of manufacturing CMOS image sensor characterized by forming two aforesaid air layers,

where each of the aforesaid air layers has the width of 740 Å whereas the silicon layer of the aforesaid epitaxial layer between the aforesaid air layers has the width of 520 Å.

Claim 16.

In Claim 11,

the method of manufacturing CMOS image sensor characterized by the aforesaid first conductive type being p-type, and

forming n-type ion injection region and p-type ion injection region by injecting n-type ions into below the aforesaid epitaxial layer and injecting p-type ion into on the aforesaid epitaxial layer.

Claim 17.

In Claim 11,

the method of manufacturing CMOS image sensor characterized by the aforesaid device separation membrane which is membranes of two different materials whose difference in the refractive indices is at least 2.

Specification

Detailed Description of the Invention

Purpose of the Invention

Technical Field of the Invention and Prior Art

[0001] This invention pertains to CMOS image sensor, especially a CMOS image sensor that blocks penetration of visible light into surrounding pixels using device separation membranes, and the method of manufacturing the sensor.

[0002] Generally, an image sensor is a semiconductor device that converts optical image into electric signals. Among image sensors, charge coupled device (CCD) has individual capacitors at very proximal locations where electric load carrier is stored and transported. CMOS image sensors create MOS transistors in the same number as pixels through CMOS technology that uses control circuits and signal processing circuits as peripheral circuits in switching method to detect output serially.

[0003] CCD has many limitations: It involves complex operation method, requires high power usage, its processing is complex because it requires many mask process steps, it is unable to integrate signal processing circuits into a CCD chip and therefore unable to achieve a single chip (One Chip), etc. In order to resolve these limitations, there have been extensive studies concerning development of CMOS image sensors using sub-micron CMOS manufacturing technology.

[0004] Because CMOS image sensors use unit MOS manufacturing technology, use relatively less electric power and involves fewer mask processes, its processes are very simple in comparison with CCD processes not to mention that it can be built into one chip together with many signal processing circuits. As a result, it is gaining much attention as the next-generation image sensor.

[0005] CMOS image sensor is usually a composite of one photodiode (PD) and a unit pixel consisting of 4 MOS transistors.

[0006] Figure 1 is a rough cross-sectional drawing of the conventional image sensor, mainly depicting photodiode and transfer transistor in a unit pixel. Other transistors are omitted.

[0007] Figure 1 shows a low-concentration p-type epitaxial layer (20) from epitaxial growth on a p-type semiconductor substrate (10) of a relatively high concentration, and a device separation membrane (30) that separates the active region is formed on the p-type epitaxial layer (20) in a trench structure. Conventionally, a channel-stop ion injection region (not depicted) is formed at the bottom of device separation membrane (30) in a trench structure like the one shown, and spacers (62) are formed on both side walls of gate electrode (60) of transfer transistor.

[0008] One side of p-type ion injection region (42) constituting p/n/p-type photodiode (40) is aligned along spacer (62) whereas the other side is aligned along device separation membrane (30) and they are formed at a certain depth from the surface of p-type epitaxial layer (20), and n-type ion injection region (44) is formed deep inside the epitaxial layer (20) at the bottom of the p-type ion injection region (42). Here, the device separation membrane may be formed deeper or shallower than n-type ion injection region (44). On the other hand, [the figure] shows that p-type epitaxial layer (20) is interconnected to adjacent pixels.

[0009] A conventional image sensor in the above-described structure has the problem of crosstalk (CT) phenomenon between adjacent pixels which occurs when light entering in the direction of the arrow penetrates the device separation membrane (30) and generates electron-hole pair on the adjacent pixel. In other words, light entering a specific unit pixel should undergo photoelectric transformation by the photodiode of the specific unit pixel and produce data; however, light penetrating the device separation membrane and permeating into to an adjacent pixel creates the problem of reducing photodiode sensitivity. Said CT phenomenon mostly occurs due to reflection, diffraction, scattered light, side light entering from the side of a device separation membrane, etc.

[0010] On the other hand, long wavelength [lights] such as red light entails deep permeation, and they are one of the main causes of CT phenomenon. They often permeate deeper than n-type ion injection region (44) and create electron-hole pair on epitaxial layer (20), becoming a causal factor for occurrence of CT phenomenon through the epitaxial layer (20) connected to an adjacent pixel.

[0011] As the size of image sensor's pixels become smaller, the above-described CT phenomenon has become an increasingly fatal weakness of a sensor in the aspect of sensitivity.

Technical Objective to be Achieved by the Invention

[0012] Accordingly, the technical objective to be achieved by the invention is CMOS image sensor that can prevent light from permeating into an adjacent pixel through a new device separation membrane structure and the method of manufacturing the sensor.

Composition of the Invention

[0013] To achieve the above-described technical objectives, this invention offers a CMOS image sensor comprising a first conductive substrate; a first conductive epitaxial layer formed on the aforesaid substrate; photodiode formed in each active region above the aforesaid epitaxial layer; and, device separation membranes consisting of membranes of two different materials with different refractive indices formed alternately in vertical direction to the aforesaid substrate to separate each one of the aforesaid active regions.

[0014] According to an embodiment of this invention, the aforesaid membranes of two different materials preferably are silicon membrane and silicon dioxide membrane or silicon membrane and air layer. Needless to say, however, the membranes of two different materials can be of any two materials whose difference in refractive indices is at least 2. The aforesaid first conductive is preferably p-type; in other words, the first conductive substrate should preferably be a p-type substrate, and the first conductive epitaxial layer should preferably be a p-type epitaxial layer.

[0015] In order to achieve the above-described technical objectives, the invention also offers a method of manufacturing CMOS image sensor including the step of growing a first conductive epitaxial layer on a first conductive substrate; the step of forming device separation membrane that separates the active region by alternately forming membranes of two different materials having different refractive indices on the aforesaid epitaxial layer in the vertical direction to the aforesaid substrate; and, the step of injecting ions in the aforesaid epitaxial layer to form photodiode.

[0016] According to an embodiment of this invention, the aforesaid separation membrane may be formed in the step of forming trenches on the aforesaid epitaxial layer; the step of forming silicon dioxide membrane on the bottom surface and side walls of the aforesaid trenches; and, the step of forming a silicon membrane by filling silicon into the interior of the trench where the aforesaid silicon dioxide membrane is formed. In addition, the aforesaid device separation membrane may be formed with at least two air layers apart from each other that are dry etched on the aforesaid epitaxial layer.

[0017] Below, a preferable embodiment of this invention is explained in details by referring to the attached drawings. When a component is indicated to be present on/above another component in the explanation below, the component may be immediately above another component or a third component may be present between the two. In addition, the thickness or size of each component is omitted or exaggerated in the drawings for the sake of convenience and clarity of explanation, and the same symbol/numerals in the drawings represent the same element. On the other hand, the terms used in the drawings are intended only for explanation of the invention and not to specify the definition or to limit the scope of this invention indicated in the claims.

[0018] Figure 2 is a rough cross-section drawing of a CMOS image sensor that is an embodiment of this invention, and transfer transistor, floating diffusion region, etc. are omitted for convenience in explanation.

[0019] According to Figure 2, the CMOS image sensor includes a p-type semiconductor substrate (100), p-type epitaxial layer (200) formed on the substrate (100), device separation membranes (300) that structurally separate each active region, and photodiodes (400) formed on the epitaxial layer (200).

[0020] The device separation membrane (300) of this embodiment is formed deeper than the photodiode (400), and membranes of two different materials having different refractive indices are formed alternately in the vertical direction to the substrate (100). By forming the device separation membrane (300) using two different materials having different refractive indices, the reflectance of the device separation membrane may be raised, thereby allowing it to block permeation of side light from entering into an adjacent pixel. Greater difference between the refractive indices of the two materials translates to higher reflectance of the device separation membrane. Therefore, the device separation membrane should preferably be formed using materials having a significant difference in their refractive indices.

[0021] On the other hand, the embodiment features a 3-layer device separation membrane using membranes of two different materials; however, the number [of layers] may obviously be raised as needed. Also, the device separation membrane (300) should preferably be formed proximal to the substrate (100) to prevent CT phenomenon through the epitaxial layer (200).

[0022] As mentioned above, photodiode (400) includes p-type ion injection region at the top and n-type ion injection region at the bottom and transfer transistor, etc. are formed on the sides of the photodiode.

[0023] Figure 3a and Figure 3b are cross-section drawings depicting enlarged structure of the membranes of two different materials that could be used in the device separation membrane shown in Figure 2.

[0024] Figure 3a shows that the device separation membrane (300) is formed with silicon dioxide membrane (320) and silicon membrane (340) and has 3 layers of membrane. The silicon dioxide membrane (320) is formed by first forming a trench on the epitaxial layer and depositing silicon dioxide (SiO_2) on the bottom surface and side walls of the trench. The silicon membrane (340) is formed by filling silicon (Si) between the silicon dioxide layers (320).

[0025] Here, the preferred width (d1) of the silicon dioxide membrane (320) is around 550 Å, whereas the preferred width (d2) of the silicon membrane (340) is around 550 Å. Generally, silicon dioxide's refractive index is around 1.46, whereas that of silicon is around 3.7 to 5.7 depending on the wavelength. Therefore, the difference between the refractive indices is 2.2 or more, allowing high reflectance in a device separation membrane (300) comprising a silicon dioxide membrane (320) and a silicon membrane (340).

[0026] Figure 3b shows the structure of device separation membrane (300a) formed with another pair of different materials. In other words, the device separation membrane (300a) is formed by dry etching two air layers (320a) apart from each other. [The method of] etching should preferably be dry etching to ensure uniformity in the thickness of the air layers (320a). In this device separation membrane (300a), the membranes of two different materials are the air layers (320a) and the silicon membrane (340a) between the air layers.

[0027] The air layer (320a) is formed at the width (d3) of around 720 Å, whereas the silicon membrane (340a) between the air layers (320a) is formed at the width (d4) of around 520 Å. Because the refractive index of air is almost 1, the difference in the refractive indices of the two materials is greater than the one shown in Figure 3a. Therefore, the reflectance is even greater in a device separation membrane formed with air layers (320a) and a silicone membrane (340a).

[0028] Here, the membranes of two different materials used in the device separation membranes (300, 300a) are just examples, and device separation membranes can obviously be formed of materials having a large difference in refractive indices, preferably 2 or greater. Also, the membranes need not necessarily be in 3 layers: Membranes of two different materials can be layered alternately to form more than 3 layers.

[0029] Figure 4a and Figure 4b are graphs representing calculation of reflectance according to wavelengths in a device separation membrane structure of this invention. Figure 4a pertains to the structure of the device separation membrane shown in Figure 3a, whereas Figure 4b pertains to the same in Figure 3b.

[0030] Figure 4a shows a graph representing the calculation of the reflectance of the device separation membrane in the visible light range vertically entering the device separation membrane built in the structure shown in Figure 3a. The horizontal x-axis represents the light's wavelength, whereas the vertical y-axis represents the reflectance. Reflectance is very high in the wavelength ranges outside of the two areas (410nm and 450nm) of the blue-light range. Especially, the average reflectance of 80% or above can be seen in the red-light range, which is the long wavelength range that contributes mostly to CT phenomenon.

[0031] Figure 4b shows a graph representing the calculation of the reflectance of the device separation membrane in the visible light range vertically entering the device separation membrane built in the structure shown in Figure 3b. Reflectance is generally high except in one area (450nm) of the blue-light range. Especially, the average reflectance of almost 90% or above can be seen in the red-light range. This is because the difference in the refractive indices of a silicon membrane and air layers is greater than that between silicon membrane and silicon dioxide membrane as explained above.

[0032] As shown in the embodiments, forming device separation membrane with membranes of two different materials having different refractive indices can reflect most of long wavelength of light, especially the visible light range, thereby significantly reducing CT phenomenon experienced in the existing [sensors].

[0033] Figures 5a to 5e are cross-section drawing depicting the method of manufacturing a CMOS image sensor that is another embodiment of the invention.

[0034] According to Figure 5a, p-type epitaxial layer (200) is first grown on a p-type substrate (100).

[0035] According to Figure 5b, after the epitaxial layer (200) is formed, a trench (350) to form a device separation membrane is formed on the epitaxial layer (200). After forming an oxide membrane (not depicted) and a nitride membrane (not depicted) on the epitaxial layer (200) to protect the epitaxial layer (200), a trench is formed by etching the nitride membrane using a photoresist (not depicted) pattern. The trench should preferably be formed deeply to reduce CT phenomenon through the epitaxial layer (200).

[0036] According to Figure 5c, a silicon oxide membrane (320) is formed by depositing silicon oxide onto the bottom surface and side walls of the interior of the trench (350). Here, the width (d1) of the silicon oxide membrane (320) is around 550 Å.

[0037] According to Figure 5d, silicon is filled into the trench where the silicon oxide membrane (320) is formed to form a silicon membrane (340). As a result, device separation membrane (300) comprising membranes of two different materials – silicon oxide membrane and silicon membrane – is completed. Here, the width (d2) of the silicon membrane (340) should preferably be around 500 Å. Therefore, the width of the trench at first should preferably be around 1050 Å.

[0038] The structure of the device separation membrane (300) of the embodiment is the same as the device separation membrane depicted in Figure 3a. Needless to say, the structure can follow the device separation membrane depicted in Figure 3b. In other words, device separation membrane can be completed by selectively etching two air layers apart from each other on the epitaxial layer (200).

[0039] According to Figure 5e, after forming the device separation membrane (300), photodiode is formed by doping ions on the doping region for photodiode. Here, transfer transistor, floating diffusion region, etc. are formed although not depicted in the drawing. To explain more specifically, transfer transistor's gate (not depicted) is formed on the epitaxial layer (200), and ion injection mask to form a n-type ion injection region of the photodiode (400) is formed. Because the n-type ion injection region is aligned to the device separation membrane (300) and one side of the gate (not depicted), the n-type ion injection region is formed deep in the epitaxial layer (200) using a suitable ion injection mask. Thereafter, spacers (not depicted) are formed on side walls of the gate (not depicted), and a p-type ion injection region aligned to the device separation membrane (300) and one spacer (not depicted) of the gate on the epitaxial layer (200) is formed. Thereafter, a n-type impurity region that comprises the floating diffusion region is formed on the other side of the gate to manufacture a CMOS image sensor.

[0040] This invention was explained above by referring to the embodiments depicted in the drawings; however, these are just examples and anyone skilled in the technical field will understand that many variations and equivalent embodiments could be achieved based thereon. Therefore, the true scope of technical protection of this invention should be determined based on the technical concepts contained in the attached Scope of Claims.

Effects of the Invention

[0041] As explained in details above, CMOS image sensor of this invention increases reflectance by a device separation membrane by forming the membrane with membranes of two different materials having different refractive indices, thereby reducing CT phenomenon caused by incident light invading adjacent pixels.

Brief Description of Drawings

[0042] Figure 1 is a rough cross-section drawing of conventional CMOS image sensors.

[0043] Figure 2 is a rough cross-section drawing of a CMOS image sensor that is an embodiment of this invention.

[0044] Figure 3a and Figure 3b are cross-section drawings depicting enlarged structure of membranes of two different materials that can be used in the device separation membrane depicted in Figure 2.

[0045] Figure 4a and Figure 4b are graphs representing calculation of reflectance according to wavelengths in a device separation membrane structure of this invention.

[0046] Figures 5a to 5e are cross-section drawings depicting the method of manufacturing a CMOS image sensor that is another embodiment of this invention

[0047] <Description of Reference Symbols/Numerals Indicating Primary Elements in the Drawings>

[0048] 100: p-type substrate 200: p-type epitaxial layer

[0049] 300, 300a: Device separation membrane 320: Silicon oxide membrane

[0050] 320a: Air layer 340, 340a: Silicon membrane

[0051] 350: Trench 400: Photodiode

Drawings

Figure 1




Figure 2




Figure 3a




Figure 3b




Figure 4a




Figure 4b




Figure 5a



Figure 5b




Figure 5c




Figure 5d





Figure 5e





(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl. H01L 27/146 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2007년03월02일 10-0688584 2007년02월22일
--	-------------------------------------	--

(21) 출원번호 (22) 출원일자 심사청구일자	10-2006-0000470 2006년01월03일 2006년01월03일	(65) 공개번호 (43) 공개일자
----------------------------------	---	------------------------

(73) 특허권자 삼성전자주식회사
 경기도 수원시 영통구 매탄동 416

(72) 발명자 황성호
 경기 용인시 기흥읍 보라리 현대모닝 2차 101-1603

 이덕형
 경기 용인시 풍덕천동 1168번지 진산마을 삼성5차아파트 501-503

 박병준
 경기 수원시 영통구 신동 916번지 영통3 풍림 아이원아파트103-1404

 문창록
 서울 서초구 방배3동 481-11 엔스위트 502

(74) 대리인 리앤목특허법인

(56) 선행기술조사문헌
KR1020040058691 A KR1020040065335 A
* 심사관에 의하여 인용된 문헌

심사관 : 성백두

전체 청구항 수 : 총 17 항

(54) 시모스 이미지 센서 및 그 센서의 제조방법

(57) 요약

소자 분리막의 반사율을 증가시켜 CT 현상을 감소시킨 시모스 이미지 센서 및 그 센서 제조방법을 제공한다. 그 시모스 이미지 센서는 제1 도전형 기관; 기관 상에 형성된 제1 도전형의 에피층(epitaxial layer); 에피층 상부로 각각의 액티브 영역에 형성된 포토 다이오드; 및 굴절율이 다른 2개의 물질막이 상기 기관에 수직방향으로 교대로 형성되어 상기 각각의 액티브 영역을 분리시키는 소자 분리막;을 포함한다. 본 발명의 이미지 센서는 굴절율이 다른 2 개의 물질막을 이용하여 소자 분리막을 형성함으로써, 소자 분리막의 반사율을 증가시켜 입사광이 인접 셀로 침투하여 발생하는 CT 현상을 감소시킨다.

대표도

도 2

특허청구의 범위

청구항 1.

제1 도전형 기판;

상기 기판 상에 형성된 제1 도전형의 에피층(epitaxial layer);

상기 에피층 상부로 각각의 액티브 영역에 형성된 포토 다이오드; 및

굴절율이 다른 2개의 물질막이 상기 기판에 수직방향으로 교대로 형성되어 상기 각각의 액티브 영역을 분리시키는 소자 분리막;을 포함하는 시모스(CMOS) 이미지 센서.

청구항 2.

제1 항에 있어서,

상기 2개의 물질막은 실리콘막 및 실리콘산화막인 것을 특징으로 하는 시모스 이미지 센서.

청구항 3.

제2 항에 있어서,

상기 소자 분리막은 상기 실리콘막 및 상기 실리콘막 양 측면으로 형성된 실리콘산화막의 3겹 막으로 이루어지고,

상기 양 측면의 실리콘산화막은 상기 실리콘막 하부를 통해 서로 연결되어 있는 것을 특징으로 하는 시모스 이미지 센서.

청구항 4.

제3 항에 있어서,

상기 실리콘막은 500 Å 폭을 가지며, 상기 실리콘막 양 측면의 상기 실리콘산화막 각각은 550 Å 폭을 가지는 것을 특징으로 하는 시모스 이미지 센서.

청구항 5.

제1 항에 있어서,

상기 2개의 물질막은 실리콘막 및 공기막인 것을 특징으로 하는 시모스 이미지 센서.

청구항 6.

제5 항에 있어서,

상기 소자 분리막은

상기 실리콘막 및 상기 실리콘막 양 측면으로 형성된 공기막의 3겹 막으로 이루어진 것을 특징으로 하는 시모스 이미지 센서.

청구항 7.

제6 항에 있어서,

상기 공기막 각각은 740 Å 폭을 가지며, 상기 실리콘막은 520 Å 폭을 가지는 것을 특징으로 하는 시모스 이미지 센서.

청구항 8.

제1 항에 있어서,

상기 제1 도전형은 p형이고,

상기 포토 다이오드는 상부의 p형 이온주입영역 및 하부의 n형 이온주입영역을 포함하는 것을 특징으로 하는 시모스 이미지 센서.

청구항 9.

제1 항에 있어서,

상기 2개의 물질막의 굴절율 차이는 2 이상인 것을 특징으로 하는 시모스 이미지 센서.

청구항 10.

제1 항에 있어서,

상기 소자 분리막에 의한 가시광선 영역의 적색광의 반사율이 80 % 이상인 것을 특징으로 하는 시모스 이미지 센서.

청구항 11.

제1 도전형 기판 상에 제1 도전형의 에피층을 성장시키는 단계;

상기 에피층에 굴절율이 다른 2 개의 물질막을 상기 기판에 수직 방향으로 교대로 형성하여 액티브 영역을 분리하는 소자 분리막을 형성하는 단계; 및

상기 에피층에 이온을 주입하여 포토 다이오드를 형성하는 단계;를 포함하는 시모스 이미지 센서 제조방법.

청구항 12.

제11 항에 있어서,

상기 소자 분리막을 형성하는 단계는

상기 에피층에 트렌치를 형성하는 단계;

상기 트렌치의 하부 면과 측벽으로 실리콘산화막을 형성하는 단계; 및

상기 실리콘산화막이 형성된 트렌치 내부를 실리콘으로 채워 실리콘막을 형성하는 단계;를 포함하는 것을 특징으로 하는 시모스 이미지 센서 제조방법.

청구항 13.

제12 항에 있어서,

상기 실리콘산화막은 550 Å 폭을 가지도록 형성하며,

상기 실리콘막은 500 Å 폭을 가지도록 형성하는 것을 특징으로 하는 시모스 이미지 센서의 제조방법.

청구항 14.

제12 항에 있어서,

상기 소자 분리막을 형성하는 단계는

상기 에피층에 건식 식각에 의해 서로 이격된 적어도 2 개의 공기막을 형성하는 하는 것인 것을 특징으로 하는 시모스 이미지 센서 제조방법.

청구항 15.

제14 항에 있어서,

상기 공기막은 2개 형성하고,

상기 각각의 공기막은 740 Å 폭을 가지며, 상기 공기막 사이의 상기 에피층의 실리콘막은 520 Å 폭을 가지는 것을 특징으로 하는 시모스 이미지 센서 제조방법.

청구항 16.

제11 항에 있어서,

상기 제1 도전형은 p형이고,

상기 포토 다이오드 형성단계에서

상기 에피층의 하부로 n형 이온을 주입을 주입하고 표면 상부로 p형 이온을 주입하여 n형 이온주입영역 및 p형 이온주입영역을 형성하는 것을 특징으로 하는 시모스 이미지 센서 제조방법.

청구항 17.

제11 항에 있어서,

상기 소자 분리막은 굴절을 차이가 2 이상인 2개의 물질막으로 형성하는 것을 특징으로 하는 시모스 이미지 센서 제조방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 시모스 이미지 센서에 관한 것으로, 특히 소자 분리막을 통해 주변 픽셀로 가시광이 침투하는 것을 차단한 시모스 이미지 센서 및 그 제조방법에 관한 것이다.

일반적으로 이미지 센서는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이미지 센서 중에서 전하결합소자(CCD:charge coupled device)는 개개의 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어(carrier)가 커패시터에 저장되고 이동되는 소자이며, 시모스(CMOS) 이미지 센서는 제어회로 및 신호처리회로를 주변회로로 사용하는 시모스 기술을 이용하여 픽셀 수만큼의 모스 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한 소자이다.

CCD는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그널 프로세싱 회로를 CCD 칩 내에 구현할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) 시모스 제조기술을 이용한 시모스 이미지센서의 개발이 많이 연구되고 있다.

시모스 이미지 센서는 단위 모스 제조기술을 이용하므로 전력 소모도 적고 마스크 공정 수도 적어 CCD 공정에 비해 공정이 매우 단순하며 여러 신호처리회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.

시모스 이미지 센서는 일반적으로 1개의 포토 다이오드(PD)와 4개의 모스 트랜지스터로 구성된 단위 픽셀(pixel)의 복합체이다.

도 1은 종래의 이미지 센서를 개략적으로 보여주는 단면도로서, 단위 픽셀에서 포토 다이오드와 트랜스퍼 트랜지스터를 중심으로 도시하였고, 나머지 트랜지스터들은 생략하였다.

도 1을 참조하면, 상대적으로 고농도인 p형 반도체 기판(10) 상에 에피택셜(epitaxial) 성장된 저농도의 p형 에피층(20,epitaxial layer)이 도시되어 있으며, p형 에피층(20) 상부로는 액티브 영역을 분리하는 소자 분리막(30)이 트렌치 구조를 이용하여 형성되어 있다. 통상적으로 이와 같은 트렌치 구조의 소자 분리막(30) 하부에는 채널스톱 이온주입영역(미도시)이 형성되어 있으며, 트랜스퍼 트랜지스터의 게이트 전극(60)의 양 측벽에는 스페이서(62)가 형성되어 있다.

p/n/p 형 포토 다이오드(40)를 구성하는 p형 이온주입영역(42)의 일측은 스페이서(62)에 정렬되고 타측은 소자분리막(30)에 정렬되어 p형 에피층(20)의 표면으로부터 일정 깊이에 형성되어 있으며, p형 이온주입영역(42)의 하부에는 n형 이온주입영역(44)이 에피층(20) 깊숙이 형성되어 있다. 이때, 소자 분리막은 n형 이온주입영역(44)보다 얇게 또는 깊게 형성될 수 있다. 한편, p형 에피층(20)은 인접 픽셀과 서로 연결되어 있음을 알 수 있다.

이와 같이 구성된 종래의 이미지 센서에서는 화살표 방향으로 입사한 빛이 소자 분리막(30)을 관통하여 인접 픽셀에 전자-전공 쌍을 발생시켜 인접 픽셀 간의 누화(crosstalk:CT) 현상을 일으키는 문제점이 있다. 즉, 특정 단위 픽셀로 입사한 빛은 특정 단위 픽셀의 포토 다이오드에 의해 광전변환 되어 데이터를 출력해야 하는데, 소자분리막을 관통하여 인접 픽셀로 침투함으로써, 포토 다이오드의 감도를 저하시키는 문제를 발생시킨다. 이러한 CT 현상은 주로 반사, 회절 또는 산란된 빛 및 소자 분리막 측면으로 입사하는 측면광 등에 의해 발생한다.

한편, 적색광과 같은 장파장은 침투깊이가 깊기 때문에, 특히 CT 현상에 주요 원인이 되며, 종종 n형 이온주입영역(44)보다 깊은 곳까지 침투해 들어가 에피층(20)에 전자-전공 쌍을 발생시켜, 인접 픽셀과 연결된 에피층(20)을 통해 CT 현상을 일으키는 요인으로 작용하기도 한다.

이러한 CT 현상은 시모스 이미지 센서의 픽셀 사이즈가 작아지면서 점점 더 감도 측면에서 센서의 치명적인 약점이 되고 있다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명이 이루고자 하는 기술적 과제는 새로운 소자 분리막 구조를 통해 인접 픽셀로 광이 침투하는 것을 차단할 수 있는 시모스 이미지 센서 및 그 제조방법을 제공하는 데에 있다.

발명의 구성

상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 도전형 기판; 상기 기판 상에 형성된 제1 도전형의 에피층(epitaxial layer); 상기 에피층 상부로 각각의 액티브 영역에 형성된 포토 다이오드; 및 굴절율이 다른 2개의 물질막이 상기 기판에 수직방향으로 교대로 형성되어 상기 각각의 액티브 영역을 분리시키는 소자 분리막;을 포함하는 시모스(CMOS) 이미지 센서를 제공한다.

본 발명의 실시예에 의하면, 상기 2 개의 물질막은 실리콘막 및 실리콘산화막 또는 실리콘막 및 공기막이 바람직하나, 그에 한하지 않고 굴절율 차이가 2 이상인 다른 물질들을 사용하여 상기 2개의 물질막을 형성할 수 있음은 물론이다. 상기 제1 도전형은 p형 즉, 제1 도전형 기판은 p형 기판이고 제1 도전형 에피층은 p형 에피층이 바람직하다.

본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 제1 도전형 기판 상에 제1 도전형의 에피층을 성장시키는 단계; 상기 에피층에 굴절율이 다른 2 개의 물질막을 상기 기판에 수직 방향으로 교대로 형성하여 액티브 영역을 분리하는 소자 분리막을 형성하는 단계; 및 상기 에피층에 이온을 주입하여 포토 다이오드를 형성하는 단계;를 포함하는 시모스 이미지 센서 제조방법을 제공한다.

본 발명의 실시예에 의하면, 상기 소자 분리막은 상기 에피층에 트렌치를 형성하는 단계; 상기 트렌치의 하부 면과 측벽으로 실리콘산화막을 형성하는 단계; 및 상기 실리콘산화막이 형성된 트렌치 내부를 실리콘으로 채워 실리콘막을 형성하는 단계;를 포함하여 형성할 수 있다. 또한, 상기 소자 분리막은 상기 에피층에 건식 식각을 통해 서로 이격된 적어도 2 개의 공기막을 형성함으로써, 구성할 수도 있다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 생략되거나 과장되었고, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.

도 2는 본 발명의 일 실시예에 따른 시모스 이미지 센서를 개략적으로 보여주는 단면도로서, 트랜스퍼 트랜지스터 및 플로팅 확산 영역 등은 설명의 편의상 생략되었다.

도 2를 참조하면, 시모스 이미지 센서는 p형 반도체 기판(100), 기판(100) 상에 형성된 p형 에피층(200), 각 액티브 영역을 구조적으로 분리하는 소자 분리막(300) 및 에피층(200) 상부로 형성된 포토 다이오드(400)를 포함한다.

본 실시예에서의 소자 분리막(300)은 포토 다이오드(400)보다 깊이 형성되며, 기판(100)에 수직방향으로 굴절율이 다른 2개의 물질막이 교대로 배치되면서 형성된다. 소자 분리막(300)을 굴절율이 다른 2개의 물질막을 이용하여 형성함으로써, 소자 분리막의 반사율을 증가시킬 수 있고, 그에 따라 측면광 등이 인접 픽셀로 침투하는 것을 방지할 수 있다. 2 개의 물질막의 굴절율의 차이가 클수록 소자 분리막의 반사율은 더 증가하게 된다. 따라서, 소자 분리막은 굴절율 차이가 큰 서로 다른 물질을 이용하여 형성하는 것이 바람직하다.

한편, 본 실시예에서는 2개의 물질막을 이용하여 3겹의 소자 분리막을 형성하고 있지만, 필요에 따라 그 이상으로 형성할 수도 있음은 물론이다. 또한, 소자 분리막(300)을 기판(100) 가까이 형성함으로써, 에피층(200)을 통한 CT 현상도 방지하도록 하는 것이 바람직하다.

포토 다이오드(400)는 상부로 p형 이온주입영역 및 하부로 n형 이온주입영역을 포함하고 포토 다이오드 측면으로 트랜스퍼 트랜지스터 등이 형성됨은 전술한 바와 같다.

도 3a 및 3b는 도 2의 소자 분리막에 적용할 수 있는 2 개의 물질막의 구조를 확대하여 보여주는 단면도들이다.

도 3a를 참조하면, 소자 분리막(300)은 실리콘산화막(320) 및 실리콘막(340)을 이용하여 형성되며, 3겹의 막을 가진다. 실리콘산화막(320)은 에피층에 트렌치를 형성한 후 트렌치 하부 면 및 측벽으로 산화실리콘(SiO_2)을 증착하여 형성되고, 실리콘막(340)은 실리콘산화막(320) 사이로 실리콘(Si)이 채워져 형성된다.

이때, 실리콘산화막(320)의 폭(d1)은 550 Å 정도로 형성되고 실리콘막(340)의 폭(d2)은 500 Å 정도로 형성되는 것이 바람직하다. 일반적으로 산화실리콘은 1.46 정도의 굴절율을 가지며, 실리콘은 파장에 따라 3.7 ~ 5.7 정도의 굴절율을 가진다. 따라서, 굴절율 차이는 2.2 이상이 되며, 실리콘산화막(320) 및 실리콘막(340)으로 형성된 소자 분리막(300)은 높은 반사율을 가진다.

도 3b는 도 3a와 다른 2 개의 물질막을 이용하여 소자 분리막(300a)을 형성한 구조를 보여준다. 즉, 에피층에 식각을 통해 이격된 2 개의 공기막(320a, air layer)을 형성함으로써, 소자 분리막(300a)을 형성하게 된다. 식각은 균일한 두께의 공기막(320a)을 형성하기 위하여 건식 식각이 바람직하다. 여기 소자 분리막(300a)에서는 공기막(320a) 및 공기막 사이의 실리콘막(340a)이 2 개의 물질막을 구성하게 된다.

공기막(320a)의 폭(d3)은 740 Å 정도로 형성되고 공기막(320a) 사이의 실리콘막(340a)의 폭(d4)은 520 Å 정도로 형성된다. 공기의 굴절율은 거의 1이므로 두 물질막 간의 굴절율 차는 도 3a에서 보다 크다. 따라서, 공기막(320a) 및 실리콘막(340a)으로 형성된 소자 분리막(300a)의 반사율은 더욱 증가 된다.

여기서, 소자 분리막(300, 300a)에 이용된 2 개의 물질막은 예시에 불과하며, 굴절율 차이가 큰, 바람직하게는 굴절율 차이가 2 이상인 물질들을 이용하여 소자 분리막을 형성할 수 있음은 물론이다. 또한, 3겹뿐만 아니라 2개의 물질막을 교대로 하여 3 겹 이상으로 형성할 수도 있다.

도 4a 및 4b는 본 발명에 적용되는 소자 분리막 구조에 의한 파장에 따른 반사율을 계산한 그래프로서, 도 4a는 도 3a의 소자 분리막 구조에 대한 것이고 도 4b는 도 3b에 대한 것이다.

도 4a를 참조하면, 본 그래프는 도 3a 구조의 소자 분리막에 수직으로 입사하는 가시광선 영역에 대한 소자 분리막의 반사율을 계산한 그래프로, 가로축은 광의 파장(wavelength)을 나타내고 세로축은 반사율(reflectance)을 나타낸다. 청색광 영역의 두 곳(410 nm 및 450 nm)을 제외한 나머지 파장영역에서 반사율이 매우 높고, 특히 CT 현상에 커다란 기여를 하는 장파장 영역인 적색광 영역에서는 평균 80 % 이상의 반사율을 가짐을 알 수 있다.

도 4b를 참조하면, 본 그래프는 도 3b 구조의 소자 분리막에 수직으로 입사하는 가시광선 영역에 대한 소자 분리막의 반사율을 계산한 그래프이다. 청색광 영역의 한 곳(450 nm)을 제외하고는 전반적으로 반사율이 높고, 특히 적색광 영역에서는 거의 90 % 이상의 반사율을 가짐을 알 수 있다. 이는 전술한 대로 실리콘막과 공기막 사이의 굴절율 차이가 실리콘막과 실리콘산화막 사이의 굴절율 차이보다 크기 때문이다.

본 실시예와 같이 소자 분리막을 굴절율이 다른 2 개의 물질막을 이용하여 형성함으로써, 광 특히 가시광선 영역의 장파장광을 대부분 반사시킴으로써, 종래의 CT 현상을 현저히 감소시킬 수 있다.

도 5a ~ 5e는 본 발명의 다른 실시예에 따른 시모스 이미지 센서의 제조방법을 보여주는 단면도들이다.

도 5a를 참조하면, 먼저, p형 기판(100) 상으로 p형 에피층(200)을 성장시킨다.

도 5b를 참조하면, 에피층(200) 형성 후, 에피층(200) 상부로 소자 분리막 영역을 위한 트렌치(350)를 형성한다. 트렌치(350)는 에피층(200) 상부로 에피층(200) 보호를 위해 산화막(미도시) 및 질화막(미도시) 형성하고 질화막 상부로 포토 레지스트(미도시) 패턴을 이용하여 식각을 통해 형성한다. 트렌치는 에피층(200)을 통한 CT 현상 감소를 위해 되도록 깊이 형성하는 것이 바람직하다.

도 5c를 참조하면, 트렌치(350) 내부 하부 면 및 측벽으로 산화실리콘을 증착하여 실리콘산화막(320)을 형성한다. 이때 실리콘산화막(320)은 폭(d1)은 550 Å 정도로 형성한다.

도 5d를 참조하면, 실리콘산화막(320)이 형성된 트렌치를 실리콘으로 채워 실리콘막(340)을 형성한다. 이에 따라, 실리콘산화막 및 실리콘막의 2개의 물질막으로 형성된 소자 분리막(300)이 완성된다. 이때 실리콘막(340)의 폭(d2)은 약 500 Å가 바람직하다. 따라서, 처음 트렌치의 폭은 약 1050 Å 정도가 되도록 형성하는 것이 바람직하다.

본 실시예의 소자 분리막(300) 구조는 도 3a의 소자 분리막의 구조를 채택한 것이나, 도 3b의 소자 분리막 구조를 채택하여 형성할 수 있음은 물론이다. 즉, 에피층(200)에 선택적 건식 식각을 통해 이격된 2 개의 공기막을 형성하여 소자 분리막을 완성할 수도 있다.

도 5e을 참조하면, 소자 분리막(300) 형성 후, 포토 다이오드용 도핑 영역에 이온을 도핑하여 포토 다이오드를 형성한다. 도면상 도시되지는 않았지만, 이때 트랜스퍼 트랜지스터 및 플로팅확산 영역 등이 형성된다. 좀더 상세히 설명하면, 에피층(200) 상부로 트랜스퍼 트랜지스터의 게이트(미도시)를 형성하고, 포토 다이오드(400)의 n형 이온주입영역을 형성하기 위한 이온주입 마스크를 형성한다. n형 이온주입영역은 소자분리막(300)과 게이트(미도시) 일측에 의해 정렬되므로, 이에 맞는 이온주입 마스크를 이용하여 에피층(200) 하부 깊숙이 n형 이온주입영역을 형성한다. 이후에 게이트(미도시) 양 측벽으로 스페이서(미도시)를 형성하고, 소자 분리막(300)과 게이트 일측 스페이서(미도시)로 정렬된 p형 이온주입영역을 에피층(200) 표면 상부로 형성한다. 이후에 플로팅확산영역을 이루는 n형 불순물 영역을 게이트 타측으로 형성하여 시모스 이미지 센서를 제조한다.

지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

발명의 효과

이상에서 상세히 설명한 바와 같이 본 발명에 의한 시모스 이미지 센서는 굴절율이 다른 2 개의 물질막을 이용하여 소자 분리막을 형성함으로써, 소자 분리막에 의한 반사율을 증가시켜, 입사광이 인접 픽셀로 침범하여 일으키는 CT 현상을 감소시킬 수 있다.

도면의 간단한 설명

도 1은 종래 시모스 이미지 센서를 개략적으로 보여주는 단면도이다.

도 2는 본 발명의 일 실시예에 따른 시모스 이미지 센서를 개략적으로 보여주는 단면도이다.

도 3a 및 3b는 도 2의 소자 분리막에 적용할 수 있는 2 개의 물질막의 구조를 확대하여 보여주는 단면도들이다.

도 4a 및 4b는 본 발명에 적용되는 소자 분리막 구조에 의한 파장에 따른 반사율을 계산한 그래프이다.

도 5a ~ 5e는 본 발명의 다른 실시예에 따른 시모스 이미지 센서의 제조방법을 보여주는 단면도들이다.

<도면의 주요 부분에 대한 설명>

100:p형 기판.....200:p형 에피층


300,300a:소자 분리막.....320:실리콘산화막

320a:공기막.....340,340a:실리콘막


350:트렌치.....400:포토 다이오드

도면


도면1




도면2




도면3a




도면3b




도면4a




도면4b




도면5a




도면5b



도면5c



도면5d



도면5e

