

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-176606

(P2008-176606A)

(43) 公開日 平成20年7月31日(2008.7.31)

(51) Int.Cl.	F I	テーマコード (参考)
G 0 6 F 12/00 (2006.01)	G 0 6 F 12/00 5 6 0 B	5 B 0 6 0
G 1 1 C 16/02 (2006.01)	G 1 1 C 17/00 6 0 1 T	5 B 0 6 5
G 0 6 F 3/08 (2006.01)	G 0 6 F 12/00 5 9 7 U	5 B 1 2 5
	G 0 6 F 3/08 H	
	G 1 1 C 17/00 6 0 1 E	
審査請求 有 請求項の数 4 O L (全 14 頁)		

(21) 出願番号 特願2007-9970 (P2007-9970)
 (22) 出願日 平成19年1月19日 (2007.1.19)

(71) 出願人 000003067
 T D K株式会社
 東京都中央区日本橋一丁目13番1号
 (74) 代理人 100074930
 弁理士 山本 恵一
 (74) 代理人 100131886
 弁理士 坂本 隆志
 (72) 発明者 菊池 健雄
 東京都中央区日本橋一丁目13番1号 T
 D K株式会社内
 (72) 発明者 小林 資尚
 東京都中央区日本橋一丁目13番1号 T
 D K株式会社内
 Fターム(参考) 5B060 AA02 AA14
 5B065 BA05 CA15 CE01 CE23 EK05
 最終頁に続く


(54) 【発明の名称】 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

(57) 【要約】

【課題】 A T Aインターフェースに接続されたフラッシュメモリシステムで、ホストシステム側から要求されるフラッシュメモリシステム内の内部情報を、ホストシステム側に効率的に転送すること。ホストシステムが、ステータスレジスタの長さ以上のステータス情報をフラッシュメモリから簡単な手段で取得できるようにする。

【解決手段】 ホストシステムから与えられる指示情報に応答して、フラッシュメモリ内の状態に関する内部情報を、バッファに書き込み、バッファへの内部情報の書き込みが終了したときに、ホストシステムに対して、バッファに転送可能なデータが保持されていることを通知し、バッファに保持されている内部情報を、ホストシステムに転送する。ホストシステムは、フラッシュメモリに記憶されているデータを読み出すときと同様の動作で内部情報を取得することができる。

【選択図】 図5



【特許請求の範囲】

【請求項 1】

ホストシステムから与えられる指示情報に基づいて、記憶データの消去が物理ブロック単位で行われるフラッシュメモリへのアクセスを制御するメモリコントローラであって、

前記フラッシュメモリに書き込む書き込みデータ又は前記フラッシュメモリから読み出した読み出しデータを 1 又は複数セクタ単位で保持するデータ保持手段と、

前記ホストシステムに対して、前記データ保持手段に転送可能なデータが保持されていることを通知する通知手段と、

前記データ保持手段に保持されているデータを、前記ホストシステムに転送するデータ転送手段と、

前記ホストシステムから与えられる指示情報に応答して、前記フラッシュメモリ内の状態に関する内部情報データを前記データ保持手段に書き込むデータ設定手段とを備え、

前記通知手段は、前記ホストシステムに転送可能な前記読み出しデータが前記データ保持手段に保持されたとき、又は前記情報設定手段による前記データ保持手段への前記内部情報データの書き込みが終了したときに、前記データ保持手段に転送可能なデータが保持されていることを通知することを特徴とするメモリコントローラ。

【請求項 2】

前記内部情報は、前記フラッシュメモリ内の不良ブロック数および空きブロック数であることを特徴とする請求項 1 に記載のメモリコントローラ。

【請求項 3】

請求項 1 又は 2 に記載のメモリコントローラとフラッシュメモリを備えることを特徴とするフラッシュメモリシステム。

【請求項 4】

ホストシステムから与えられる指示情報に基づいて、記憶データの消去が物理ブロック単位で行われるフラッシュメモリへのアクセスを制御するフラッシュメモリの制御方法であって、

前記ホストシステムから与えられる指示情報に応答して、前記フラッシュメモリ内の状態に関する内部情報データを、前記フラッシュメモリに書き込むデータ又は前記フラッシュメモリから読み出したデータを 1 又は複数セクタ単位で保持するデータ保持手段に書き込むデータ設定ステップと、

前記データ保持手段への前記内部情報データの書き込みが終了したときに、前記ホストシステムに対して、前記データ保持手段に転送可能なデータが保持されていることを通知する通知ステップと、

前記データ保持手段に保持されている前記内部情報データを、前記ホストシステムに転送するデータ転送ステップと、

を含むことを特徴とするフラッシュメモリの制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法に関する。

【背景技術】

【0002】

近年、不揮発性の記憶媒体であるフラッシュメモリの開発が盛んに行われ、デジタルカメラ等の情報機器（ホストシステム）の記憶媒体として普及している。そして、このような情報機器が扱うデータが大容量化したことに伴い、フラッシュメモリの記憶容量も大容量化が進んでいる。そのため、集積度に優れ、大容量化が容易な N A N D 型フラッシュメモリが注目されている。

【0003】

N A N D 型フラッシュメモリは、メモリセルを消去状態（論理値 = 1）から書込状態（

論理値＝０）に変化させる場合には、メモリセル単位で行なうことができる。しかし、メモリセルを書込状態（論理値＝０）から消去状態（論理値＝１）に変化させる場合には、複数のメモリセルからなる所定の消去単位（ブロック単位）でしか行なうことができない。データの読み出し及び書き込みはページ単位で行われ、消去単位であるブロックは複数のページで構成されている。

【０００４】

NAND型フラッシュメモリのページは、磁気ディスク装置における１又は複数のセクタに対応している。従って、NAND型フラッシュメモリを用いたメモリシステムは、従来の磁気ディスク装置を置換える用途に使用されることが多くなっている。このような理由により、NAND型フラッシュメモリを用いたメモリシステムのインターフェースには、通常、磁気ディスク装置で用いられているATA（AT Attachment）が採用されている。

10

【０００５】

ATAに準拠したインターフェース（以下、ATAインターフェースと言う）は、図７のようにコマンドレジスタ１５a、セクタカウントレジスタ１５b、LBA（Logical Block Address）レジスタ１５c、データレジスタ１５d及びステータスレジスタ１５e等のATAレジスタ１５を備えている。このATAレジスタ１５に対して書き込み又は読み出しを行なうことにより、ATAインターフェースに接続された周辺機器に対するアクセスが行なわれる。従って、周辺機器が記憶媒体としてフラッシュメモリを用いたフラッシュメモリシステムの場合も、ホストシステム側からフラッシュメモリシステムにアクセスするときには、ATAレジスタ１５にコマンド、アドレス等の指示情報を設定することによりアクセスが行なわれる。

20

【０００６】

例えば、ホストシステム側からフラッシュメモリシステムに対して、読み出し若しくは書き込みを実行する場合、ホストシステム側から、読み出し若しくは書き込みを実行するセクタの先頭アドレスがLBAレジスタ１５cに設定され、読み出すセクタ数若しくは書き込むセクタ数がセクタカウントレジスタ１５bに設定され、読み出し若しくは書き込みのコマンドは、コマンドレジスタ１５aに設定される。この設定に基づいて、書き込みの場合は、フラッシュメモリにデータが書き込まれ、読み出しの場合は、フラッシュメモリからデータが読み出される。

30

【０００７】

また、ホストシステムは、ATAインターフェースに接続された周辺機器の状態を、ステータスレジスタ１５eに設定されている情報に基づいて知ることができる。つまり、ATAインターフェースに接続された周辺機器の状態を知りたいときは、下記特許文献１にも開示されているように、ステータスレジスタ１５eに設定されている情報（以下、ステータス情報と言う。）が読み出される。この、ステータスレジスタ１５eの各ビットには所定の情報が割り当てられている。従って、ステータスレジスタ１５eから読み出されたステータス情報の各ビットの論理値に基づいて、周辺機器の状態を判断することができる。

【０００８】

40

【特許文献１】特開２００５－７１５６０号公報

【発明の開示】

【発明が解決しようとする課題】

【０００９】

しかしながら、ステータスレジスタ１５eから読み出されたステータス情報からは、ステータスレジスタ１５eの各ビットに割り当てられている情報だけしか知ることができない。従って、ATAインターフェースに接続されたフラッシュメモリシステムでは、フラッシュメモリ内の不良ブロック数、空きブロック数等の内部状態を示す情報（以下、内部情報と言う）を取得することができなかった。

【００１０】

50

そこで、本発明は、ATAインターフェースに接続されたフラッシュメモリシステムの内部情報を、ホストシステム側から取得するのに好適なメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供することを目的とする。

【課題を解決するための手段】

【0011】

上記目的を達成するために、本発明によるメモリコントローラは、ホストシステムから与えられる指示情報に基づいて、記憶データの消去が物理ブロック単位で行われるフラッシュメモリへのアクセスを制御するメモリコントローラであって、前記フラッシュメモリに書き込む書き込みデータ又は前記フラッシュメモリから読み出した読み出しデータを1又は複数セクタ単位で保持するデータ保持手段と、前記ホストシステムに対して、前記データ保持手段に転送可能なデータが保持されていることを通知する通知手段と、前記データ保持手段に保持されているデータを、前記ホストシステムに転送するデータ転送手段と、前記ホストシステムから与えられる指示情報に応答して、前記フラッシュメモリ内の状態に関する内部情報データを前記データ保持手段に書き込むデータ設定手段とを備え、前記通知手段は、前記ホストシステムに転送可能な前記読み出しデータが前記データ保持手段に保持されたとき、又は前記情報設定手段による前記データ保持手段への前記内部情報データの書き込みが終了したときに、前記データ保持手段に転送可能なデータが保持されていることを通知することを特徴とする。

10

【0012】

20

前記内部情報は、前記フラッシュメモリ内の不良ブロック数および空きブロック数であることが好ましい。

【0013】

上記目的を達成するために、本発明によるフラッシュメモリシステムは、前記メモリコントローラのいずれか1つとフラッシュメモリを備えている。

【0014】

上記目的を達成するために、本発明によるフラッシュメモリの制御方法は、ホストシステムから与えられる指示情報に基づいて、記憶データの消去が物理ブロック単位で行われるフラッシュメモリへのアクセスを制御するフラッシュメモリの制御方法であって、前記ホストシステムから与えられる指示情報に応答して、前記フラッシュメモリ内の状態に関する内部情報データを、前記フラッシュメモリに書き込むデータ又は前記フラッシュメモリから読み出したデータを1又は複数セクタ単位で保持するデータ保持手段に書き込むデータ設定ステップと、前記データ保持手段への前記内部情報データの書き込みが終了したときに、前記ホストシステムに対して、前記データ保持手段に転送可能なデータが保持されていることを通知する通知ステップと、前記データ保持手段に保持されている前記内部情報データを、前記ホストシステムに転送するデータ転送ステップとを含むことを特徴とする。

30

【発明の効果】

【0015】

本発明によれば、ATAインターフェースに接続されたフラッシュメモリシステムで、ホストシステム側から要求されるフラッシュメモリシステム内の内部情報を、ホストシステム側に効率的に転送することができる。又、ホストシステムは、フラッシュメモリに記憶されているデータを読み出すときと同様の動作で内部情報を取得することができる。

40

【発明を実施するための最良の形態】

【0016】

以下、図面に基づき、本発明の実施の形態について詳細に説明する。

【0017】

図1は、本発明に係るフラッシュメモリシステム1を概略的に示すブロック図である。図1に示すように、フラッシュメモリシステム1は、NAND型フラッシュメモリであるフラッシュメモリ2と、それを制御するコントローラ3で構成されている。

50

【0018】

なお、フラッシュメモリシステム1は、外部バス13を介してホストシステム4と接続される。ホストシステム4は、ホストシステム4の全体の動作を制御するためのCPU（Central Processing Unit）、フラッシュメモリシステム1との情報の授受を担うコンピュータオンチップ等から構成される。ホストシステム4は、例えば、文字、音声、あるいは画像情報等の種々の情報を処理するパーソナルコンピュータやデジタルスチルカメラをはじめとする各種情報処理装置であってもよい。

【0019】

フラッシュメモリ2は、不揮発性メモリであり、レジスタと、メモリセルアレイと、から構成される。フラッシュメモリ2は、レジスタとメモリセルアレイとの間でデータの書き込み又は読み出しを行なう。

10

【0020】

メモリセルアレイは、複数のメモリセル群と、ワード線と、を備える。各メモリセル群は、複数のメモリセルが直列に接続されたものである。ワード線は、メモリセル群の特定のメモリセルを選択するためのものである。このワード線を介して選択されたメモリセルとレジスタとの間で、データの書き込み又は読み出しが行われる。

【0021】

メモリセルアレイを構成するメモリセルは、コントロールゲートとフローティングゲートを備えており、フローティングゲートに電荷（電子）を注入若しくはフローティングゲートから電荷（電子）を排出することによって、データの書き込み若しくはデータの消去が行われる。ここで、消去状態が論理値「1」に対応し、書き込み状態が論理値「0」に対応している。

20

【0022】

NAND型フラッシュメモリであるフラッシュメモリ2の構造を図2に示す。フラッシュメモリ2は、「ページ」及び「ブロック（物理ブロック）」で構成されている。

【0023】

ページは、フラッシュメモリ2にて行われるデータ読み出し動作及びデータ書き込み動作における処理単位である。物理ブロックは、フラッシュメモリ2にて行われるデータ消去動作における処理単位であり、複数のページで構成されている。

【0024】

30

上記物理ブロックとページの構成は、フラッシュメモリの仕様によって異なるが、図2（a）に示したような小ブロックのフラッシュメモリと、図2（b）に示したような大ブロックのフラッシュメモリが一般的に使用されている。小ブロック構成では、図2（a）に示したように、1ブロックが32ページ（P0～P31）で構成され、各ページが512バイト（1セクタ）のユーザ領域25と16バイトの冗長領域26で構成されている。また、大ブロック構成では、図2（b）に示したように、1ブロックが64ページ（P0～P63）で構成され、各ページが2048バイト（4セクタ）のユーザ領域25と64バイトの冗長領域26で構成されている。

【0025】

ここで、ユーザ領域25は、ホストシステム4から供給されるユーザデータを記憶するための領域である。

40

【0026】

また、冗長領域26は、誤り訂正符号、論理アドレス情報、ブロックステータス等の付加データを記憶するための領域である。

【0027】

誤り訂正符号は、ユーザ領域25に記憶されているユーザデータに含まれる誤りを検出し、訂正するためのデータである。

【0028】

論理アドレス情報は、物理ブロックに有効なユーザデータが記憶されている場合に、そのユーザデータに対応する論理ブロックを特定するために用いられる情報である。論理ブ

50

ロックは、ホストシステム 4 側のアドレス空間におけるセクタを複数個まとめたものであり、この論理ブロックと物理ブロックの対応関係を管理することにより、ホストシステム 4 で管理されている論理アドレスとフラッシュメモリ 2 内の物理アドレスの対応関係を管理している。尚、ホストシステム 4 側のアドレス空間は、セクタ（512 バイト）単位で分割した領域に付けた通番である LBA（Logical Block Address）で管理されている。ホストシステム 4 は、この LBA でフラッシュメモリ 2 内のアクセス領域を指定する。

【0029】

物理ブロックに有効なユーザデータが記憶されていない場合、その物理ブロックの冗長領域 26 には、冗長領域 26 に、論理アドレス情報が書き込まれていない。従って、冗長領域 26 に論理アドレス情報が書き込まれているか否かで、その物理ブロックが空きブロック（消去済ブロック）であるか否かを判断することができる。つまり、論理アドレス情報が書き込まれていない場合は、空きブロック（消去済ブロック）であると判断される。

10

【0030】

ブロックステータスは、その物理ブロックが不良ブロック（正常にデータの書き込み等を行なうことができない物理ブロック）であるか否かを示す情報であり、この情報に基づいて不良ブロックであるか否かが識別される。従って、不良ブロックであると判断された物理ブロックの冗長領域 26 には、不良ブロックであることを示す情報がブロックステータスとして設定される。

【0031】

このようなフラッシュメモリ 2 は、コントローラ 3 から、データ、アドレス情報、内部コマンド等を受信して、データの読み出し、書き込み、消去等の各動作を実行する。

20

【0032】

コントローラ 3 は、図 1 に示すように、マイクロプロセッサ 6 と、ホストインターフェースブロック 7 と、ワークエリア 8 と、バッファ 9 と、フラッシュメモリインターフェースブロック 10 と、ECC（Error Correcting Code）ブロック 11 と、ROM（Read Only Memory）12 と、から構成される。これら機能ブロックによって構成されるコントローラ 3 は、一つの半導体チップ上に集積される。以下に各機能ブロックについて説明する。

【0033】

マイクロプロセッサ 6 は、ROM 12 に記憶されているプログラムに従って、コントローラ 3 の全体の動作を制御する。例えば、マイクロプロセッサ 6 は、各種処理等を定義したコマンドセット（シーケンスコマンド）を ROM 12 から読み出してフラッシュメモリインターフェースブロック 10 に供給し、フラッシュメモリインターフェースブロック 10 に処理を実行させる。

30

【0034】

ホストインターフェースブロック 7 は、ホストシステム 4 との間の、データ、アドレス情報、ステータス情報、外部コマンド等の授受を行なう。ホストシステム 4 よりフラッシュメモリシステム 1 に供給されるデータ等は、ホストインターフェースブロック 7 を入口としてフラッシュメモリシステム 1 の内部（例えば、バッファ 9）に取り込まれる。また、フラッシュメモリシステム 1 からホストシステム 4 に供給されるデータ等は、ホストインターフェースブロック 7 を出口としてホストシステム 4 に供給される。

40

【0035】

ワークエリア 8 は、フラッシュメモリ 2 の制御等に必要となるデータが一時的に記憶される作業領域であり、複数の SRAM（Static Random Access Memory）セルによって構成される。ワークエリア 8 には、例えば、論理アドレスと物理アドレスを変換するためのアドレス変換テーブル、空きブロックを検索する空きブロック検索テーブルなどが記憶される。

【0036】

バッファ 9 は、フラッシュメモリ 2 から読み出されたデータ及びフラッシュメモリ 2 に書き込むべきデータを 1 セクタ単位又は複数セクタ単位で一時的に保持する。すなわち、

50

フラッシュメモリ 2 から読み出されたデータは、ホストシステム 4 が受け取り可能な状態となるまでバッファ 9 に保持され、フラッシュメモリ 2 に書き込むべきデータは、フラッシュメモリ 2 が書き込み可能な状態となるまでバッファ 9 に保持される。

【0037】

フラッシュメモリインターフェースブロック 10 は、バッファ 9 からフラッシュメモリ 2 への書き込み処理やフラッシュメモリ 2 からバッファ 9 への読み出し処理を制御するブロックである。書き込み処理や読み出し処理を実行するときの一連の制御動作は、ROM 12 に記憶されている一連の制御動作を指示するシーケンスコマンドに基づいて実行される。

【0038】

ECC ブロック 11 は、フラッシュメモリ 2 に書き込むデータに付加される誤り訂正符号 (ECC: Error Correcting Code) を生成するとともに、フラッシュメモリ 2 から読み出したデータに付加された誤り訂正符号 (ECC) に基づいて、読み出したデータに含まれる誤りを検出・訂正する。

【0039】

ROM 12 は、マイクロプロセッサ 6 によって実行される処理の手順を定義するプログラム等を格納する不揮発性の記憶素子である。具体的には、ROM 12 は、例えば、アドレス変換テーブルの作成等の処理手順を定義するプログラムを格納する。

【0040】

次にフラッシュメモリの記憶領域の管理方法について説明する。フラッシュメモリの記憶容量の大容量化が進んでいることにより、大容量化したフラッシュメモリの記憶領域を円滑に管理するため、この記憶領域を複数のゾーンに分割して管理する手法が用いられている。

【0041】

図 3 は、フラッシュメモリ 2 の記憶領域を複数のゾーン (物理ゾーン) に分割して管理する場合の一例である。記憶データの消去単位である物理ブロックには、それぞれに固有の物理ブロックアドレス (PBA) が割り当てられている。各物理ブロックは、複数の物理ゾーンのいずれかに分類され、各物理ゾーンには、それぞれ物理ゾーン番号 (PZN) が割り当てられる。各物理ゾーンに含まれる物理ブロックの各物理ゾーン内での通番を物理ゾーン内ブロック番号 (PZIBN) と呼んでいる。図 3 の例では、物理ブロックには #0 から連続する PBA が割り当てられており、PBA #0 ~ #1023 の計 1024 個の物理ブロックが PZN #0 の物理ゾーンに含まれ、PBA #1024 ~ #2047 の計 1024 個の物理ブロックが PZN #1 の物理ゾーンに含まれ、PBA #2048 ~ #3071 の計 1024 個の物理ブロックが PZN #2 の物理ゾーンに含まれる。

【0042】

一方、ホストシステム 4 側のアドレス空間も複数のゾーン (論理ゾーン) に分割され、1 つの論理ゾーンに対して 1 つの物理ゾーンが割り当てられる。論理ゾーンに含まれる各論理ブロックに対応するデータは、その論理ゾーンに割り当てられた物理ゾーンに含まれる物理ブロックに書き込まれる。尚、論理ゾーンに含まれる論理ブロックの数は、物理ゾーンに含まれる物理ブロックの数よりも少なくなるように設定される。例えば、1000 個の論理ブロックを含む論理ゾーンを、1024 個の物理ブロックを含む物理ゾーンに割り当てる。このように、論理ゾーンに含まれる論理ブロックの数を、物理ゾーンに含まれる物理ブロックの数よりも少なくするのは、先天性の不良ブロックの数、及び後天的に不良化するブロックの数を考慮したものである。

【0043】

又、データが書き込まれた物理ブロックの冗長領域には、書き込んだデータに対応する論理アドレス情報が書き込まれる。この論理アドレス情報は、論理ブロックに付けた通番である論理ブロック番号 (LBN) であっても、各論理ゾーンに含まれる論理ブロックの各論理ゾーン内での通番である論理ゾーン内ブロック番号 (LZIBN) であってもよい。

10

20

30

40

50

【0044】

次にホストシステム4側からフラッシュメモリ2の内部状態を示す情報(内部情報)を取得する手順を説明する。以下の説明では、内部情報として、図4に示したような物理ゾーン毎の不良ブロック数と空きブロック数を取得するものとする。以下、メモリコントローラ3によって物理ゾーン毎の不良ブロック数と空きブロック数に関する情報が作成され、ホストシステム4側から作成された情報が読み出されるまで(ホストシステム4側に作成された情報が転送されるまで)を、図4から図6を参照して説明する。

【0045】

尚、本実施形態では、物理ゾーン毎の不良ブロック数と空きブロック数を取得するためのコマンドに対して、ATA規格では動作が規定されていないコマンドコードを割り当てている。このようなATA規格に規定されていないベンダーユニークな特殊コマンドは、ベンダーコマンドと呼ばれている。以下の説明で、物理ゾーン毎の不良ブロック数と空きブロック数を取得するためのベンダーコマンドを内部情報取得コマンドと言う。

【0046】

図5を参照して、本発明の第1の実施形態における内部情報の作成及び作成された内部情報のホストシステム4側からの読み出し(ホストシステム4側への転送)について説明する。第1の実施形態では、まず、ホストシステム4により、メモリコントローラ3内のコマンドレジスタ(図7に示したATAレジスタ15のコマンドレジスタ15a)に内部情報取得コマンドのコマンドコードが書き込まれる。メモリコントローラ3は、この内部情報取得コマンドに応答して物理ゾーン毎の不良ブロック数と空きブロック数に関する情報の作成を開始する。この作成処理では、各物理ブロックの冗長領域に書き込まれているブロックステータスと論理アドレス情報が順次読み出し、読み出したブロックステータスと論理アドレス情報に基づいて物理ゾーン毎の不良ブロック数と空きブロック数をカウントする。

【0047】

最初に、PBA#0~#1023の物理ブロックの冗長領域に書き込まれているブロックステータスと論理アドレス情報を順次読み出し、PZN#0の物理ゾーンの不良ブロック数と空きブロック数をカウントする。ここで、不良ブロック数については、ブロックステータスとして不良ブロックであることを示す情報が書き込まれている物理ブロックの数がカウントされる。空きブロック数については、ブロックステータスとして不良ブロックであることを示す情報が書き込まれておらず、かつ、論理アドレス情報が書き込まれていない物理ブロックの数がカウントされる。PZN#0の物理ゾーンの不良ブロック数と空きブロック数のカウントが終了すると、PZN#0の物理ゾーンの不良ブロック数と空きブロック数がバッファ9に書き込まれる。

【0048】

次に、PBA#1024~#2047の物理ブロックの冗長領域に書き込まれているブロックステータスと論理アドレス情報を順次読み出し、PZN#1の物理ゾーンの不良ブロック数と空きブロック数をカウントする。PZN#1の物理ゾーンの不良ブロック数と空きブロック数のカウントが終了すると、PZN#1の物理ゾーンの不良ブロック数と空きブロック数がバッファ9に書き込まれる。このようにして、PZN#0~#7の物理ゾーンの不良ブロック数と空きブロック数がカウントされ、この物理ゾーン毎の不良ブロック数と空きブロック数が内部情報としてバッファ9に書き込まれる。物理ゾーン毎の不良ブロック数と空きブロック数をカウントするときは、物理ゾーン毎の不良ブロック数と空きブロック数を書き込む領域をバッファ9上に割り当て、割り当てられた領域に初期値として「0」を書き込み、不良ブロック又は空きブロックが検出されたときにそれらの領域に書き込まれている値を1ずつ増加させていってもよい。例えば、PZN#1の物理ゾーンに含まれる不良ブロックが検出されたときに、PZN#1の物理ゾーンの不良ブロック数を書き込む領域に「3」が書き込まれていた場合は、その値を「4」に書き換える。

【0049】

次に、バッファ9に書き込まれた内部情報(物理ゾーン毎の不良ブロック数と空きブロ

ック数に関する情報)のホストシステム4側からの読み出し(ホストシステム4側への転送)について説明する。

【0050】

バッファ9に全ての内部情報が書き込まれたときに、メモリコントローラ3はホストシステム4に対して、その旨を通知する。この通知には、メモリコントローラ3のレディ・ビジー(R/B)端子から出力される信号が用いられる。つまり、レディ・ビジー(R/B)端子から出力される信号のレベル(ハイレベル又はローレベル)で、レディ状態又はビジー状態を示している(以下、レディ状態を示す信号をレディ信号と言い、ビジー状態を示す信号をビジー信号と言う)。例えば、ハイレベルをレディ状態に、ローレベルをビジー状態に設定した場合、バッファ9に対する内部情報の書き込みが終了するまでは、レディ・ビジー(R/B)端子からローレベル(ビジー信号)を出力し、バッファ9に対する内部情報の書き込みが終了したときにレディ・ビジー(R/B)端子からハイレベル(レディ信号)を出力する。

10

【0051】

尚、ホストシステム4に対して、バッファ9に全ての内部情報が書き込まれたことを通知する方法は、割り込み信号を出力したり、ステータスレジスタ15e内の特定のビットの論理値を書き換えたりする方法であってもよい。

【0052】

メモリコントローラ3がホストシステム4に対して、バッファ9に全ての内部情報が書き込まれたことを通知すると、ホストシステム4はメモリコントローラ3のリードイネーブル(RE)端子にハイレベルとローレベルの信号を交互に入力する。メモリコントローラ3は、リードイネーブル(RE)端子に入力される信号のレベルが遷移するタイミング(ハイレベルからローレベル、又はローレベルからハイレベルに遷移するタイミング)でバッファ9に書き込まれた内部情報をデータレジスタ15dに転送する。ここで、データレジスタ15dのビット数が8ビットの場合は1バイト単位で、データレジスタ15dのビット数が16ビットの場合は2バイト単位で、バッファ9に書き込まれた内部情報が転送される。一方、ホストシステム4は、リードイネーブル(RE)端子にハイレベルとローレベルの信号を交互に入力すると共に、データレジスタ15dに保持されている情報を読み出す。

20

【0053】

このようにして、バッファ9に書き込まれた内部情報はデータレジスタ15dに転送され、ホストシステム4によって読み出される。バッファ9に書き込まれた全ての内部情報がデータレジスタ15dにされたときに、メモリコントローラ3はレディ・ビジー(R/B)端子からビジー信号を出力し、ホストシステム4は、リードイネーブル(RE)端子への信号の入力と、データレジスタ15dに保持されている情報の読み出しを終了する。

30

【0054】

次に、図6を参照して、本発明の第2の実施形態における内部情報の作成及び作成された内部情報のホストシステム4側からの読み出し(ホストシステム4側への転送)について説明する。第2の実施形態の場合には、ホストシステム4から内部情報取得コマンドが与えられたときに不良ブロック数と空きブロック数のカウントを開始するのではなく、アドレス変換テーブルと空きブロックテーブルを作成するときに、並行して不良ブロック数と空きブロック数のカウントを行い、物理ゾーン毎の不良ブロック数と空きブロック数をワークエリア8内に保持しておく。

40

【0055】

その後、ホストシステム4から内部情報取得コマンドが与えられたときに、メモリコントローラ3は、ワークエリア8内に保持されている内部情報(物理ゾーン毎の不良ブロック数と空きブロック数に関する情報)をバッファ9に書き込み、レディ・ビジー(R/B)端子からレディ信号を出力する。この後、第1の実施形態の場合と同様に、バッファ9に書き込まれた内部情報はデータレジスタ15dに転送され、ホストシステム4によって読み出される。尚、アドレス変換テーブルと空きブロックテーブルを作成するときに、並

50

行して不良ブロック数と空きブロック数のカウントをするの、アドレス変換テーブルと空きブロックテーブルを作成するときに、各物理ブロックの冗長領域に書き込まれているブロックステータスと論理アドレス情報を読み出すからである。

【0056】

ここで、アドレス変換テーブルは、論理ブロックと物理ブロックの対応関係を示したテーブルであり、空きブロックテーブルは空きブロックの物理ブロックアドレス（PBA）を示したテーブルである。このアドレス変換テーブルと空きブロックテーブルは、論理ゾーン毎に作成することができる。従って、アクセスされなかった論理ゾーンについては、アドレス変換テーブルと空きブロックテーブルが作成されない場合がある。従って、そのような場合は、ホストシステム4から内部情報取得コマンドが与えられたときに、アドレス変換テーブルと空きブロックテーブルが作成されない論理ゾーンに対応する物理ゾーンについてだけ、不良ブロック数と空きブロック数のカウントを行なう。

10

【0057】

この実施形態の場合、内部情報がワークエリア8内に保持されているため、第1の実施形態のようにホストシステム4から、内部情報取得コマンドを与えられたときに、不良ブロック数と空きブロック数をカウントする必要がなくなり、内部情報取得コマンドに対して速く応答できるという利点を有している。

【0058】

ただし、この実施形態の場合、空きブロック数および不良ブロック数は随時変化していくため、変化する毎に内部情報を更新する必要がある。例えば、空きブロックにユーザデータが書き込まれた場合は、対応する物理ゾーンの空きブロック数をデクリメントし（1つ減らし）、逆にユーザデータが書き込まれていたブロックが消去され空きブロックになった場合は、対応する物理ゾーンの空きブロック数をインクリメントする（1つ増やす）。不良ブロックの場合も同様に、新たな不良ブロックが発生した場合、対応する物理ゾーンの不良ブロック数をインクリメントする（1つ増やす）。

20

【0059】

以上のように、本発明では、ホストシステム4から与えられるコマンド応答して、メモリコントローラ3がバッファ9に内部情報を書き込み、全ての内部情報がバッファ9に書き込まれたときに、メモリコントローラ3はその旨をホストシステム4に通知する。ホストシステム4は、この通知に応答してリードイネーブル（RE）端子にハイレベルとローレベルの信号を交互に入力すると共に、データレジスタ15dに保持されている情報を読み出す。リードイネーブル（RE）端子に入力される信号が遷移するタイミングでバッファ9に書き込まれた内部情報がデータレジスタ15dに転送されるため、ホストシステム4は、フラッシュメモリ2に記憶されているデータを読み出すときと同様の動作で内部情報を取得することができる。

30

【0060】

また、本実施形態では、内部情報を、物理ゾーン毎の不良ブロック数および空きブロック数としたが、内部情報はこれらの情報に限定されるものではない。従って、内部情報は、不良ブロックの物理ブロックアドレス（PBA）等の情報であってもよい。

【0061】

また、以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。

40

【図面の簡単な説明】

【0062】

【図1】本発明の実施形態におけるフラッシュメモリシステムを概略的に示すブロック図である。

【図2】フラッシュメモリのブロックとページの関係を示す説明図である。

【図3】ゾーンに分割して管理したフラッシュメモリの記憶領域の一例である。

【図4】本発明の実施形態における内部情報の一例である。

50

【図 5】本発明の第 1 の実施形態におけるメモリコントローラの動作を説明するための説明図である。

【図 6】本発明の第 2 の実施形態におけるメモリコントローラの動作を説明するための説明図である。


【図 7】A T A レジスタを概略的に示す図である。

【符号の説明】


【0063】

1	フラッシュメモリシステム	
2	フラッシュメモリ	
3	メモリコントローラ	10
4	ホストシステム	
6	マイクロプロセッサ	
7	ホストインターフェースブロック	
8	ワークエリア	
9	バッファ	
10	フラッシュメモリインターフェースブロック	
11	ECC ブロック	
12	ROM	
13	外部バス	
14	内部バス	20
15	A T A レジスタ	
15 a	コマンドレジスタ	
15 b	セクタカウントレジスタ	
15 c	L B A レジスタ	
15 d	データレジスタ	
15 e	ステータスレジスタ	
25	ユーザ領域	
26	冗長領域	

【図 1】




【図 2】



【図 3】


物理ゾーン番号(PZN) 物理ブロックアドレス(PBA)




【図 4】

PZN	不良ブロック数	空きブロック数
#0	3	10
#1	2	17
#2	4	12
#3	1	11
#4	3	15
#5	2	16
#6	3	14
#7	2	22


【図 5】



【図 6】



【図 7】



フロントページの続き

Fターム(参考) 5B125 CA08 DD03 DD09 DE07 DE08 DE20 EA05 EA10 EK01 EK02
FA04