

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-18490

(P2005-18490A)

(43) 公開日 平成17年1月20日(2005.1.20)

(51) Int.Cl. ⁷	F 1	テーマコード (参考)
G 0 6 F 12/02	G 0 6 F 12/02 5 7 0 A	5 B 0 1 8
G 0 6 F 12/00	G 0 6 F 12/00 5 9 7 U	5 B 0 6 0
G 0 6 F 12/16	G 0 6 F 12/16 3 1 0 A	
	G 0 6 F 12/16 3 1 0 M	
	G 0 6 F 12/16 3 1 0 R	
審査請求 未請求 請求項の数 8 O L (全 18 頁)		

(21) 出願番号	特願2003-183502 (P2003-183502)	(71) 出願人	000003067
(22) 出願日	平成15年6月26日 (2003. 6. 26)		T D K 株式会社
			東京都中央区日本橋 1 丁目 1 3 番 1 号
		(72) 発明者	寺崎 幸夫
			東京都中央区日本橋一丁目 1 3 番 1 号 テ
			ィーディーケ イ株
			式会社内
		F ターム (参考)	5B018 GA04 HA03 KA15 NA06 QA15 5B060 AB26

(54) 【発明の名称】 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム

(57) 【要約】

【課題】 連続したホストアドレスのデータを連続的に書替えることが多いシステムに適し、書替え処理の速度を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステムを提供する。

【解決手段】 フラッシュメモリ内の物理ブロックアドレスが連続した複数のブロックをゾーンとして管理するメモリコントローラであって、前記ゾーンを構成するブロック内に設定した管理情報格納ブロックに、前記ゾーンに含まれる不良ブロックに関する情報と、前記ゾーンにデータが格納されているか否かに関する情報を格納する機能と、前記ゾーンを構成するブロックを、前記管理情報格納ブロック及び前記不良ブロックを除いて物理ブロックアドレス順に並べたときに、隣接するブロックに格納されているデータの論理ブロックアドレスが連続するようにデータを格納する機能を備える。

【選択図】 図 8

ゾーン	論理ブロックアドレス
ゾーン1	LBA10000
ゾーン2	消去要求
ゾーン3	LBA12000
ゾーン4	LBA13000
ゾーン5	LBA14000
ゾーン6	LBA15000
ゾーン7	LBA11000
ゾーン8	消去済
ゾーン9	消去済
ゾーン10	消去済
ゾーン11	消去済
ゾーン12	消去済
ゾーン13	消去済
ゾーン14	消去済
ゾーン15	消去済
ゾーン16	消去済
ゾーン17	消去済
ゾーン18	消去済
ゾーン19	消去済
ゾーン20	消去済

【特許請求の範囲】

【請求項 1】

フラッシュメモリ内の物理ブロックアドレスが連続した複数のブロックをゾーンとして管理するメモリコントローラであって、
前記ゾーンを構成するブロック内に設定した管理情報格納ブロックに、前記ゾーンに含まれる不良ブロックに関する情報と、前記ゾーンにデータが格納されているか否かに関する情報を格納する機能と、
前記ゾーンを構成するブロックを、前記管理情報格納ブロック及び前記不良ブロックを除いて物理ブロックアドレス順に並べたときに、隣接するブロックに格納されているデータの論理ブロックアドレスが連続するようにデータを格納する機能を備えたことを特徴とするメモリコントローラ。

10

【請求項 2】

ホストシステムから供給されるアドレスとフラッシュメモリ内のアドレスとの対応関係を示すアドレス変換テーブルが作成されていない前記ゾーンに対して、データの書込み処理を行なう機能を備えたことを特徴とする請求項 1 記載のメモリコントローラ。

【請求項 3】

前記ゾーンに格納されているデータの、先頭の論理ブロックアドレスに対応するデータが格納されている物理ブロックアドレスに関する情報と、最後の論理ブロックアドレスに対応するデータが格納されている物理ブロックアドレスに関する情報を、前記管理情報格納ブロックに格納する機能を備えたことを特徴とする請求項 1 又は 2 記載のメモリコントローラ。

20

【請求項 4】

前記管理情報格納ブロックに、前記ゾーンに格納されているデータの、先頭の論理ブロックアドレスに関する情報を格納する機能を備えたことを特徴とする請求項 1 乃至 3 記載のメモリコントローラ。

【請求項 5】

前記管理情報格納ブロック及び前記不良ブロック以外のブロックに格納されているデータを消去したときに、前記管理情報格納ブロックに、前記ゾーンにデータが格納されていないことを示す情報を格納する機能を備えたことを特徴とする請求項 1 乃至 4 記載のメモリコントローラ。

30

【請求項 6】

前記管理情報格納ブロック及び前記不良ブロック以外のブロックに格納されているデータを消去したときに、前記管理情報格納ブロックに、前記ゾーンの消去回数に関する情報を格納する機能を備えたことを特徴とする請求項 1 乃至 5 記載のメモリコントローラ。

【請求項 7】

前記管理情報格納ブロックに格納される情報を、前記ゾーン内の 2 箇所以上の領域に格納する機能を備えたことを特徴とする請求項 1 乃至 6 記載のメモリコントローラ。

【請求項 8】

請求項 1 乃至 7 記載のいずれかのメモリコントローラとフラッシュメモリを備えるフラッシュメモリシステム。

40

【発明の詳細な説明】

【0001】

【産業上の利用分野】

本発明は、メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステムに関する。

【0002】

【従来の技術】

近年、メモ리카ードやシリコンディスクなどのメモリシステムに用いられる半導体メモリとして、フラッシュメモリが用いられることが多い。このフラッシュメモリは不揮発性メモリの一種であり、電源が投入されているか否かに関わらず、データが保持されているこ

50

とが要求される。

【0003】

ところで、上記のような装置に用いられるフラッシュメモリは、読出し及び書込み処理の単位であるページ（例えば、512バイトのデータ領域）と、消去処理の単位であるブロック（例えば、32ページのデータ領域）で構成されている。又、このフラッシュメモリでは、データの上書きができないため、既にデータの書き込まれたページに対し、これと異なる新しいデータを書込むためには、一旦、既に書き込まれているデータを消去した後、新しいデータを書き込むという処理が必要となる。

【0004】

しかしながら、上述のように消去はブロック単位で処理されるため、新しいデータを書き込むページのデータを消去すると、そのページが含まれるブロックの全ページのデータが消去されてしまう。従って、あるページに書き込まれているデータを書替える場合、書替えるページが含まれるブロックの全ページのデータを、消去処理されているブロック（以下、消去処理されているブロックを消去済ブロックと言う。）に書込み、元のブロックを消去するという処理が行なわれる。

10

【0005】

上記のような処理では、書替えの後のデータは書替え前のブロックと異なるブロックに書込まれるため、データを書替える毎にフラッシュメモリ内のブロックアドレス（以下、フラッシュメモリ内のブロックアドレスを物理ブロックアドレスと言う。）が変わってしまう。従って、フラッシュメモリシステムが装着されるホストシステムから供給されるブロックアドレス（以下、ホストシステムから供給されるブロックアドレスを論理ブロックアドレスと言う。）と、この論理ブロックアドレスに対応する物理ブロックアドレスとの対応関係は、データを書替える毎に変化する。

20

【0006】

上記のようにデータを書替える毎に変化する論理ブロックアドレスと物理ブロックアドレスの対応関係を管理するため、特開2001-243110では論理ブロックアドレスと物理ブロックアドレスの対応関係を示したアドレス変換テーブルを作成している。この文献においては、複数のブロックで構成されたエリア毎に、アドレス変換テーブルを作成して、論理ブロックアドレスと物理ブロックアドレスの対応関係を管理している。

【0007】

この様なシステムにおいては、ホストシステムからデータの書込みコマンドを受信した場合、そのデータと論理アドレス（ホストシステムから供給されるアドレス）が同一のデータが格納されているブロックが存在するか否かを、上記アドレス変換テーブルに基づいて判断していた。従って、書込みコマンドを受信したときに、上記アドレス変換テーブルが作成されていない場合は、その処理の実行前にアドレス変換テーブルを作成し、又、処理の実行後にアドレス変換テーブルを更新していた。

30

【0008】

【発明が解決しようとする課題】

ところが、ホストアドレスが連続した大量のデータを連続的に書替えることが多いシステムでは、アドレス変換テーブルの作成や更新にかかる処理時間が、処理速度向上の妨げになってしまう。

40

【0009】

そこで、本発明は、ホストアドレスが連続した大量のデータを連続的に書替えることが多いシステムに適し、書替え処理の速度を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステムを提供することを目的とする。

【0010】

【課題を解決するための手段】

本発明に係る目的は、フラッシュメモリ内の物理ブロックアドレスが連続した複数のブロックをゾーンとして管理するメモリコントローラであって、前記ゾーンを構成するブロック内に設定した管理情報格納ブロックに、前記ゾーンに含ま

50

れる不良ブロックに関する情報と、前記ゾーンにデータが格納されているか否かに関する情報を格納する機能と、

前記ゾーンを構成するブロックを、前記管理情報格納ブロック及び前記不良ブロックを除いて物理ブロックアドレス順に並べたときに、隣接するブロックに格納されているデータの論理ブロックアドレスが連続するようにデータを格納する機能を備えたことを特徴とするメモリコントローラによって達成される。

【0011】

又、このメモリコントローラとフラッシュメモリを備えるフラッシュメモリシステムによっても達成される。

【0012】

又、本発明によれば、ホストシステムから供給されるアドレスとフラッシュメモリ内のアドレスとの対応関係を示すアドレス変換テーブルが作成されていない前記ゾーンに対して、データの書き込み処理を行なう機能を備えることが、より好ましい。

【0013】

又、本発明によれば、前記ゾーンに格納されているデータの、先頭の論理ブロックアドレスに対応するデータが格納されている物理ブロックアドレスに関する情報と、最後の論理ブロックアドレスに対応するデータが格納されている物理ブロックアドレスに関する情報を、前記管理情報格納ブロックに格納する機能を備えることが、より好ましい。

【0014】

又、本発明によれば、前記管理情報格納ブロックに、前記ゾーンに格納されているデータの、先頭の論理ブロックアドレスに関する情報を格納する機能を備えることが、より好ましい。

【0015】

又、本発明によれば、前記管理情報格納ブロック及び前記不良ブロック以外のブロックに格納されているデータを消去したときに、前記管理情報格納ブロックに、前記ゾーンにデータが格納されていないことを示す情報を格納する機能を備えることが、より好ましい。

【0016】

又、本発明によれば、前記管理情報格納ブロック及び前記不良ブロック以外のブロックに格納されているデータを消去したときに、前記管理情報格納ブロックに、前記ゾーンの消去回数に関する情報を格納する機能を備えることが、より好ましい。

【0017】

又、本発明によれば、前記管理情報格納ブロックに格納される情報を、前記ゾーン内の2箇所以上の領域に格納する機能を備えることが、より好ましい。

【0018】

【発明の実施の形態】

以下、図面に基づき、本発明の実施の形態について詳細に説明する。

〔フラッシュメモリシステム1の説明〕

図1は、本発明に係るフラッシュメモリシステム1を概略的に示すブロック図である。図1に示したようにフラッシュメモリシステム1は、フラッシュメモリ2と、それを制御するコントローラ3で構成されている。又、フラッシュメモリシステム1は、通常ホストシステム4に着脱可能に装着されて使用され、ホストシステム4に対しても一種の外部記憶装置として用いられる。

【0019】

尚、ホストシステム4としては、文字、音声、あるいは画像情報等の種々の情報を処理するパーソナルコンピュータやデジタルスチルカメラをはじめとする各種情報処理装置が挙げられる。

【0020】

フラッシュメモリ2は、ページ単位で読出し又は書き込みを、ブロック単位で消去を実行するデバイスであり、例えば、1ブロックは32ページで構成され、1ページは512バイ

10

20

30

40

50

トのユーザ領域と16バイトの冗長領域で構成されている。

【0021】

コントローラ3は、ホストインターフェース制御ブロック5と、マイクロプロセッサ6と、ホストインターフェースブロック7と、ワークエリア8と、バッファ9と、フラッシュメモリインターフェースブロック10と、ECC（エラー・コレクション・コード）ブロック11と、フラッシュシーケンサブロック12とから構成される。これら機能ブロックによって構成されるコントローラ3は、一つの半導体チップ上に集積されている。以下に各ブロックの機能を説明する。

【0022】

マイクロプロセッサ6は、コントローラ3を構成する各機能ブロック全体の動作を制御する機能ブロックである。 10

【0023】

ホストインターフェース制御ブロック5は、ホストインターフェースブロック7の動作を制御する機能ブロックである。ここで、ホストインターフェース制御ブロック5は、ホストインターフェースブロック7の動作を設定する動作設定レジスタ（図示せず）を備えており、この動作設定レジスタに基づきホストインターフェースブロック7は動作する。

【0024】

ホストインターフェースブロック7は、ホストシステム4とデータ、アドレス情報、ステータス情報及び外部コマンド情報の授受を行なう機能ブロックである。すなわち、フラッシュメモリシステム1がホストシステム4に装着されると、フラッシュメモリシステム1とホストシステム4は、外部バス13を介して相互に接続され、かかる状態において、ホストシステム4よりフラッシュメモリシステム1に供給されるデータ等は、ホストインターフェースブロック7を入口としてコントローラ3の内部に取り込まれ、フラッシュメモリシステム1からホストシステム4に供給されるデータ等は、ホストインターフェースブロック7を出口としてホストシステム4に供給される。 20

【0025】

さらに、ホストインターフェースブロック7は、ホストシステム4より供給されるホストアドレス及び外部コマンドを一時的に格納するタスクファイルレジスタ（図示せず）及びエラーが発生した場合にセットされるエラーレジスタ（図示せず）等を有している。

【0026】

ワークエリア8は、フラッシュメモリ2の制御に必要なデータが一時的に格納される作業領域であり、複数のSRAMセルによって構成される機能ブロックである。 30

【0027】

バッファ9は、フラッシュメモリ2から読み出されたデータ及びフラッシュメモリ2に書き込むべきデータを一時的に蓄積する機能ブロックである。すなわち、フラッシュメモリ2から読み出されたデータは、ホストシステム4が受け取り可能な状態となるまでバッファ9に保持され、フラッシュメモリ2に書き込むべきデータは、フラッシュメモリ2が書き込み可能な状態となるまでバッファ9に保持される。

【0028】

フラッシュシーケンサブロック12は、内部コマンドに基づきフラッシュメモリ2の動作を制御する機能ブロックである。フラッシュシーケンサブロック12は、複数のレジスタ（図示せず）を備え、この複数のレジスタに内部コマンドを実行する際に必要な情報が設定される。この複数のレジスタに内部コマンドを実行する際に必要な情報が設定されると、フラッシュシーケンサブロック12は、その情報に基づいて処理を実行する。ここで、「内部コマンド」とは、コントローラ3からフラッシュメモリ2に与えられるコマンドであり、ホストシステム4からフラッシュメモリシステム1に与えられるコマンドである「外部コマンド」と区別される。 40

【0029】

フラッシュメモリインターフェースブロック10は、内部バス14を介して、フラッシュメモリ2とデータ、アドレス情報、ステータス情報及び内部コマンド情報の授受を行う機 50

能ブロックである。

【0030】

ECCブロック11は、フラッシュメモリ2に書き込むデータに付加すべきエラーコレクションコードを生成するとともに、読み出しデータに付加されたエラーコレクションコードに基づいて、読み出したデータに含まれる誤りを検出・訂正する機能ブロックである。

〔メモリセルの説明〕

次に、図2及び3参照して図1に示したフラッシュメモリ2を構成するメモリセル16の具体的な構造について説明する。

【0031】

図2は、フラッシュメモリを構成するメモリセル16の構造を概略的に示す断面図である。同図に示したように、メモリセル16は、P型半導体基板17に形成されたN型のソース拡散領域18及びドレイン拡散領域19と、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17を覆って形成されたトンネル酸化膜20と、トンネル酸化膜20上に形成されたフローティングゲート電極21と、フローティングゲート電極21上に形成された絶縁膜22と、絶縁膜22上に形成されたコントロールゲート電極23とから構成される。このような構成を有するメモリセル16が、フラッシュメモリ内で複数個直列に接続されている。

【0032】

メモリセル16は、フローティングゲート電極21に電子が注入されているか否かによって、「消去状態（電子が蓄積されていない状態）」と「書込状態（電子が蓄積されている状態）」のいずれかの状態が示される。ここで、1つのメモリセル16は1ビットのデータに対応し、メモリセル16の「消去状態」が論理値の「1」のデータに対応し、メモリセル16の「書込状態」が論理値の「0」のデータに対応する。

【0033】

「消去状態」においては、フローティングゲート電極21に電子が蓄積されていないため、コントロールゲート電極23に読み出し電圧が印加されていないときには、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17の表面にチャネルが形成されず、ソース拡散領域18とドレイン拡散領域19は電氣的に絶縁される。一方、コントロールゲート電極23に読み出し電圧が印加されると、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17の表面にチャネル（図示せず）が形成され、ソース拡散領域18とドレイン拡散領域19は、このチャネルによって電氣的に接続される。

【0034】

すなわち、「消去状態」においてはコントロールゲート電極23に読み出し電圧が印加されていない状態では、ソース拡散領域18とドレイン拡散領域19とは電氣的に絶縁され、コントロールゲート電極23に読み出し電圧が印加された状態では、ソース拡散領域18とドレイン拡散領域19とは電氣的に接続される。

【0035】

図3は、「書込状態」であるメモリセル16を概略的に示す断面図である。同図に示したように、「書込状態」とは、フローティングゲート電極21に電子が蓄積されている状態を指す。フローティングゲート電極21はトンネル酸化膜20及び絶縁膜22に挟まれているため、一旦、フローティングゲート電極21に注入された電子は、きわめて長時間フローティングゲート電極21内にとどまる。この「書込状態」においては、フローティングゲート電極21に電子が蓄積されているので、コントロールゲート電極23に読み出し電圧が印加されているか否かに関わらず、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17の表面にはチャネル24が形成される。したがって、「書込状態」においてはソース拡散領域18とドレイン拡散領域19とは、コントロールゲート電極23に読み出し電圧が印加されているか否かに関わらず、チャネル24によって常に電氣的に接続状態となる。

【0036】

又、上記メモリセル16が消去状態であるか書込状態であるかは、次のようにして読み出

すことができる。メモリセル16はフラッシュメモリ内で複数個直列に接続されている。この直列体の中で選択するメモリセル16に低レベル電圧を印加し、それ以外のメモリセル16のコントロールゲート電極23に高レベル電圧を印加する。この状態でメモリセル16の直列体が導通状態であるか否かの検出が行われる。その結果、この直列体が導通状態であれば、選択されたメモリセル16は書込状態であると判断され、絶縁状態であれば、選択されたフラッシュメモリセル16は消去状態であると判断される。このようにして、直列体に含まれる任意のメモリセル16に保持されたデータが「0」であるのか「1」であるのかを読み出すことができる。

【0037】

又、消去状態であるメモリセル16を書込状態に変化させる場合は、コントロールゲート電極23が高電位側となる高電圧が印加し、トンネル酸化膜20を介してフローティングゲート電極21へ電子を注入する。この際、FN（ファウラーノルトハイム）トンネル電流が流れフローティングゲート電極21に電子が注入される。一方、書込状態であるフラッシュメモリセル16を消去状態に変化させる場合は、コントロールゲート電極23が低電位側となる高電圧が印加し、トンネル酸化膜20を介してフローティングゲート電極21に蓄積された電子を排出する。

〔フラッシュメモリのメモリ構造の説明〕

次に、フラッシュメモリ2のメモリ構造を説明する。図4は、フラッシュメモリ2のメモリ構造を概略的に示す図である。図4に示したように、フラッシュメモリ2はデータの読出し及び書込みにおける処理単位であるページと、データの消去単位であるブロックで構成されている。

【0038】

上記ページは、例えば512バイトのデータ領域25と、16バイトの冗長領域26によって構成される。データ領域25は、主に、ホストシステム4から供給されるデータが格納される領域であり、冗長領域26は、エラーコレクションコード、対応論理ブロックアドレス及びブロックステータス等の付加情報が格納される領域である。

【0039】

エラーコレクションコードは、ユーザ領域25に格納されたデータに含まれる誤りを訂正するための付加情報であり、ECCブロック11によって生成される。このエラーコレクションコードに基づき、ユーザ領域25に格納されたデータに含まれる誤りが所定数以下であれば、その誤りが訂正される。

【0040】

対応論理ブロックアドレスは、そのブロックにデータが格納されている場合に、そのブロックがどの論理ブロックアドレスに対応するかを示している。尚、そのブロックにデータが格納されていない場合は、対応論理ブロックアドレスも格納されていないので、対応論理ブロックアドレスが格納されているか否かで、そのブロックが消去済ブロックであるか否かを判断することができる。つまり、対応論理ブロックアドレスが格納されていない場合は消去済ブロックであると判断する。

【0041】

ブロックステータスは、そのブロックが不良ブロック（正常にデータの書込み等を行なうことができないブロック）であるか否かを示すフラグであり、そのブロックが不良ブロックであると判断された場合には、不良ブロックであることを示すフラグ（以下、不良ブロックであることを示すフラグを不良ブロックフラグと言う。）が設定される。

〔本発明に係る処理の説明〕

本発明に係るフラッシュメモリシステムは、複数のブロックで構成されるゾーン単位でデータを管理している。例えば、1024ブロックを1ゾーンとした場合について図面を参照して説明する。

【0042】

図5は、フラッシュメモリのゾーン、ブロック及びページの関係を示す図である。図5に示したように読出し及び書込み処理の単位であるページと呼ばれる512バイトのデータ

領域があり、消去処理の単位であるブロックは32ページのデータ領域で構成されている。更に、1024ブロックが1ゾーンを構成している。

【0043】

ここで、1ページのデータ領域が512バイトで、1ブロックが32ページで構成されている場合、ホストアドレスのうち、下位5ビットがページを特定するために用いられ、残りの上位ビットをブロックアドレスとすれば、ブロックアドレスはブロックを特定するために用いられる。尚、1ページのデータ領域の容量及び1ブロックを構成するページ数は、フラッシュメモリの仕様により異なるため、それに応じてホストアドレスのうちブロックアドレスに対応する部分も変る。又、各ゾーンには最大1000ブロック分のデータが格納され、24ブロックは不良ブロックの発生等を考慮した予備のブロックになっている。

10

【0044】

尚、本発明に係るフラッシュメモリシステムは、ホストアドレスが連続する1群のデータを、連続して書込む処理（以下、ホストアドレスが連続する1群のデータを、連続して書込む処理を群データ書込み処理と言う。）を高速で処理するため、ゾーン単位で書込み処理を行なっている。従って、ゾーンを構成するブロック数は、1回の群データ書込み処理で書込まれるブロック数等を考慮して適宜設定することが好ましい。

【0045】

次に、各ゾーンのデータ格納状況を管理するための、ゾーン管理テーブルについて説明する。図6から図8は、ゾーン管理テーブルを示す図である。このゾーン管理テーブルは、各ゾーンに書込まれているデータの論理ブロックアドレスを、ゾーン毎に管理している。例えば、図6に示したゾーン管理テーブルのゾーン1からゾーン5には、下記の論理ブロックアドレスに対応するデータが書込まれている。この格納状況を示すため、格納されているデータの先頭論理ブロックアドレスがゾーン管理テーブルに書込まれている。

20

ゾーン1：LBA10000からLBA10999

ゾーン2：LBA11000からLBA11999

ゾーン3：LBA12000からLBA12999

ゾーン4：LBA13000からLBA13999

ゾーン5：LBA14000からLBA14999

又、ゾーン7からゾーン20は、不良ブロックを除く全てのブロックが消去状態（以下、不良ブロックを除く全てのブロックが消去状態になっているゾーンを消去済ゾーンと言う。）になっているので、それを示す消去済フラグが設定されている。

30

【0046】

この状態で、ホストシステムから、LBA15000からLBA15999の論理ブロックアドレスに対応するデータを書込む外部コマンドを受けた場合、ゾーン管理テーブルから消去済ゾーンを見つけ、その消去済ゾーンにデータを書込む。例えば、消去済ゾーンであるゾーン6に、LBA15000からLBA15999の論理ブロックアドレスに対応するデータを書込んだ場合は、図7に示したように、ゾーン管理テーブルのゾーン6の格納状況を、消去済フラグからLBA15000（格納されているデータの先頭論理ブロックアドレス）に書替える。

40

【0047】

又、既に書込まれているデータを書替える場合には、ゾーン管理テーブルで元のデータが書込まれているゾーンを探し、そのゾーンの格納状況を消去要求フラグ（消去済ゾーンとするための消去処理が必要であることを示すフラグ）に変更する。一方、新たなデータについては、ゾーン管理テーブルから消去済ゾーンを見つけ、その消去済ゾーンにデータを書込んだ後に、そのゾーンの消去済フラグを、書込んだデータの先頭論理ブロックアドレスに変更する。

【0048】

例えば、LBA11000からLBA11999の論理ブロックアドレスに対応するデータを書替える場合には、図8に示したように、元のデータが書込まれているゾーン2を消

50

去要求フラグに変更し、L B A 1 1 0 0 0 から L B A 1 1 9 9 9 の論理ブロックアドレスに対応する新たなデータを書込んだゾーン7の格納状況を、消去済フラグから L B A 1 1 0 0 0 (格納されているデータの先頭論理ブロックアドレス) に書替える。

【0049】

次に、図9から図13を参照して、1024のブロックで構成されているゾーンにデータを書込む処理を説明する。尚、本発明に係るフラッシュメモリシステムでは、各ゾーンの状態(書込み状態、消去状態、消去要求状態等)を示す情報や各ゾーンに格納されているデータに関する情報(データが格納されているブロックの物理ブロックアドレスに関する情報、格納されているデータの論理ブロックアドレスに関する情報等)等を、各ゾーン内に設定した管理情報格納ブロック(例えば、先頭又は最後の良品ブロックの先頭ページ)に、書込んでいる。又、各ゾーンが均等に使用されるように、各ゾーンの消去回数等を管理する場合には、管理情報格納ブロックに、そのゾーンの消去回数等を書込んでおくことが好ましい。このように各ゾーン内に設定した管理情報格納ブロックに、各ゾーンの状態を示す情報や、各ゾーンに格納されているデータに関する情報や、ゾーンの消去回数等のゾーン管理情報を書込んでおけば、この情報に基づいてゾーン管理テーブルを作成したり、使用する消去済ゾーンの優先順位を管理したりすることができる。

10

【0050】

尚、上記管理情報格納ブロックに書込まれているゾーン管理情報の信頼性を向上するために、ゾーン管理情報は、2箇所以上の領域に書込んでおくことが望ましい。例えば、管理情報格納ブロックの先頭ページにゾーン管理情報を書込み、先頭ページに書込んだデータと同一のバックアップデータを、その次のページに書込んでおけば、先頭ページに書込んだデータに不具合が発生しても、その次のページに書込んだデータにより正しいゾーン管理情報を取得することができる。又、予備の管理情報格納ブロックを設定して、正規の管理情報格納ブロックに書込んだゾーン管理情報と同一のバックアップデータを書込んだ場合も同様にゾーン管理情報の信頼性を向上させることができる。

20

【0051】

図9から図13は、上記管理情報格納ブロックを、先頭良品ブロックの先頭ページとした場合の例であり、ゾーンを構成するブロックのデータ領域及び冗長領域、並びに先頭良品ブロックの先頭ページに書込まれているゾーン管理情報が示されている。

【0052】

図9は、消去済ゾーンのデータ領域及び冗長領域、並びに先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を示す図である。ここで、先頭の良品ブロックである B 0 0 0 0 の先頭ページには、消去済ゾーンであること示す消去フラグと、データの書込みを開始するブロックの物理ブロックアドレスを示す情報(以下、データの書込みを開始するブロックの物理ブロックアドレスを示す情報を書込み開始ポイントと言う。)と、データが書込まれている場合に、最後のデータを書込んだブロックの物理ブロックアドレスを示す情報(以下、最後のデータを書込んだブロックの物理ブロックアドレスを示す情報を書込み終了ポイントと言う。)と、ゾーン内に存在する不良ブロックの情報(以下、ゾーン内に存在する不良ブロックの情報を不良ブロック情報と言う。)が書込まれている。

30

【0053】

この消去済ゾーンに、L B A 1 0 0 0 0 から L B A 1 0 9 9 9 の論理ブロックアドレスに対応するデータを書込む外部コマンドをホストシステムから受けた場合、書込み開始ポイントに設定されている B 0 0 0 1 から順にデータが書込まれる。この際、不良ブロック情報に挙げられている不良ブロックにはデータを書込まずに、その不良ブロックを飛越してデータが書込まれる。又、先頭良品ブロックにもデータを書込まずに、先頭良品ブロックを飛越してデータが書込まれる。

40

【0054】

この書込み処理では、図1に示したホストインターフェース制御ブロック5の制御の下、ホストインターフェースブロック7を介して、L B A 1 0 0 0 0 から L B A 1 0 9 9 9 の論理ブロックアドレスに対応するデータが、順次バッファ9に取込まれる。一方、バッ

50

ァ 9 に取込まれたデータは、フラッシュシーケンサブロック 1 2 が有するレジスタ（図示せず）に以下のような書込み処理の設定がなされることにより、物理ブロックアドレスの B 0 0 0 1 から順次書込まれる。

1）内部コマンドとして内部書込みコマンドが、フラッシュシーケンサブロック 1 2 内の所定のレジスタ（図示せず）に設定される。

2）書込み開始ポインタに設定されている物理ブロックアドレス内のページアドレスが、先頭から順にフラッシュシーケンサブロック 1 2 内の所定のレジスタ（図示せず）に設定される。

【 0 0 5 5 】

その後、上記書込み処理の設定に基づいて、フラッシュシーケンサブロック 1 2 が処理を順次実行する。この処理が実行されると、フラッシュメモリインターフェースブロック 1 0 から、内部バス 1 4 を介してフラッシュメモリ 2 に内部コマンドを実行するための情報が供給される。その結果、バッファ 9 に取込まれているデータが、内部バス 1 4 を介してフラッシュメモリ 2 に順次供給され、上記書込み処理の設定で指定したページのデータ領域に順次格納される。

【 0 0 5 6 】

上記の書込み処理により、L B A 1 0 0 0 0 から L B A 1 0 9 9 9 の論理ブロックアドレスに対応するデータが、図 1 0 に示したように物理ブロックアドレスの B 0 0 0 1 から B 1 0 0 2 のブロックのデータ領域に、論理ブロックアドレスの順番で格納される。この際、不良ブロック情報に挙げられている B 0 0 0 4 及び B 0 0 0 9 にはデータを書込まずに、それらのブロックを飛越してデータが書込まれる。又、冗長領域には、データ領域に格納したデータに対応する論理ブロックアドレスが書込まれる。

【 0 0 5 7 】

上記の書込み処理の完了後に、先頭良品ブロックの先頭ページに書込まれているゾーン管理情報が、図 1 0 に示したようなゾーン管理情報に変更される。ここでは、消去フラグが、このゾーンにデータが書込まれていることを示す書込み済フラグに変更され、書込み終了ポインタに物理ブロックアドレスの B 1 0 0 2 が設定される。尚、書込み済フラグが設定されている場合には、上記書込み開始ポインタは、そのゾーンに書込まれているデータの、先頭論理ブロックアドレスに対応したデータが書込まれているブロックを示している。

【 0 0 5 8 】

先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を変更する場合には、書込まれているデータを、一旦、バッファ 9 に読出した後に、先頭の良品ブロックのデータを消去し、続いて、マイクロプロセッサ 6 の制御の下、バッファ 9 に読出したデータを変更し、そのデータを先頭良品ブロックの先頭ページに書込む。又、冗長領域に論理ブロックアドレス等のデータを書込む場合には、マイクロプロセッサ 6 の制御の下、バッファ 9 の冗長領域に対応したエリアに書込むデータを設定し、そのデータを冗長領域に書込む。

【 0 0 5 9 】

尚、上記先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を更新するとき、そのブロック内のデータが書込まれていないページに、更新後のデータを書込み、更にそのブロック内に、どのページに書込まれているゾーン管理情報が有効であるかを示す情報を書込むようにしてもよい。この場合、ゾーン管理情報が、先頭ページ以外のページに書込まれることになるが、更新の度に消去処理を行なう必要がなくなる。

【 0 0 6 0 】

次に、図 1 0 に示したゾーンに書込まれている L B A 1 0 0 0 0 から L B A 1 0 9 9 9 の論理ブロックアドレスに対応するデータを消去した後に、L B A 1 1 0 0 0 から L B A 1 1 9 9 9 の論理ブロックアドレスに対応するデータを書込む処理について説明する。この処理では、まず L B A 1 0 0 0 0 から L B A 1 0 9 9 9 の論理ブロックアドレスに対応するデータが書込まれているゾーンを消去済ゾーンにして（以下、データが書込まれているゾーンを消去済ゾーンにする処理をゾーン消去処理と言う。）、その後、L B A 1 1 0 0

0 から L B A 1 1 9 9 9 の論理ブロックアドレスに対応するデータを書込む処理が行なわれる。

【0061】

ゾーン消去処理では、各ゾーンの先頭良品ブロックの先頭ページに書込まれている不良ブロック情報が読出され、不良ブロック及び先頭の良品ブロック以外のブロックに対して消去処理が順次行なわれる、つまり、不良ブロックを飛越して良品ブロック（先頭の良品ブロックを除く。）だけに消去処理が行なわれる。尚、このゾーン消去処理では、全良品ブロック（先頭の良品ブロックを除く。）に対して消去処理を行わず、先頭の良品ブロックの、先頭のページに書込まれている書込み開始ポイントから書込み終了ポイントまでの間にある良品ブロック（先頭の良品ブロックを除く。）に対してだけ消去処理を行なっ

10

【0062】

図10に示したようにL B A 1 0 0 0 0 から L B A 1 0 9 9 9 の論理ブロックアドレスに対応するデータが書込まれているゾーンに対してゾーン消去処理が行なわれた場合、B 0 0 0 0、B 0 0 0 4、B 0 0 0 9 及び B 1 0 2 1 を除く全部ブロックに対して、又は、B 0 0 0 4 及び B 0 0 0 9 を除く B 0 0 0 1 から B 1 0 0 2 までのブロックに対して順次消去処理が行なわれる。

【0063】

ここで、各ブロックに対する消去処理は、フラッシュシーケンサブロック12が有するレジスタ（図示せず）に以下のような消去処理の設定がなされることにより、順次行なわ

20

る。

1) 内部コマンドとして内部消去コマンドが、フラッシュシーケンサブロック12内の所定のレジスタ（図示せず）に設定される。

2) 消去処理を行なうブロックの物理ブロックアドレスが、フラッシュシーケンサブロック12内の所定のレジスタ（図示せず）に順次設定される。

【0064】

その後、上記消去処理の設定に基づいて、フラッシュシーケンサブロック12が処理を順次実行する。この処理が実行されると、フラッシュメモリインターフェースブロック10から、内部バス14を介してフラッシュメモリ2に内部コマンドを実行するための情報が供給される。その結果、上記消去処理の設定で指定したブロックに書込まれているデータ

30

が順次消去される。

【0065】

上記のゾーン消去の終了後、先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を、バッファ9に読出した後に、先頭良品ブロックのデータを消去し、続いて、バッファ9に読出した情報を変更し、図11に示したような情報を、先頭良品ブロックの先頭ページに書込む。この変更では、消去要求フラグ又は書込み済フラグが消去済フラグに変更され、書込み開始ポイント及び書込み終了ポイントが、ゾーン消去前の最終データ格納ブロック（終了ポイントに設定されていた物理ブロックアドレスに対応するブロック）の、次のブロックに対応する物理ブロックアドレスに変更される。図11では、ゾーン消去前の最終データ格納ブロックの物理ブロックアドレス（書込み終了ポイントに設定されて

40

いた物理ブロックアドレス）が B 1 0 0 2 だったので、ゾーン消去後の書込み開始ポイント及び書込み終了ポイントには、B 1 0 0 3 が設定される。

【0066】

又、ゾーン消去前の最終データ格納ブロックが、ゾーンの最後のブロックである場合（B 1 0 2 3 のブロックの場合）は、ゾーン消去後の書込み開始ポイント及び書込み終了ポイントには、先頭ブロックの物理ブロックアドレス（B 0 0 0 0）が設定される。但し、先頭良品ブロック及び不良ブロックにはデータは書込まれず、それらのブロックを飛越してデータが書込まれるので、ゾーン消去前の最終データ格納ブロックの、次のブロックが先頭良品ブロック又は不良ブロックである場合は、書込み開始ポイント及び書込み終了ポイントも先頭良品ブロック又は不良ブロックを飛越して設定することが好ましい。

50

【0067】

例えば、B1004、B0008及びB1021が不良ブロックの場合に、ゾーン消去前の書込み終了ポイントがB0003のであれば、ゾーン消去後の書込み開始ポイント及び書込み終了ポイントにはB0005を設定し、ゾーン消去前の書込み終了ポイントがB1023のであれば、ゾーン消去後の書込み開始ポイント及び書込み終了ポイントには、B0001を設定することが好ましい。

【0068】

尚、データの書替えを行なった場合は、元のデータが書込まれていたゾーンに対して、上記のようなゾーン消去処理が行なわれる。従って、データの書替えを行なった場合、元のデータが書込まれていたゾーンの、先頭良品ブロックの先頭ページに書込まれている書込み済フラグを消去要求フラグに変更しておき、その後、上記のゾーン消去処理を行なったときに消去要求フラグを消去済フラグに変更することが好ましい。

10

【0069】

次に、図11に示した消去済ゾーンに、ホストシステムからの外部コマンドに応じて、LBA11000からLBA11999の論理ブロックアドレスに対応するデータを書込む処理について説明する。

【0070】

この書込み処理も上記と同様に、図1に示したホストインターフェース制御ブロック5の制御の下、ホストインターフェースブロック7を介して、LBA11000からLBA11999の論理ブロックアドレスに対応するデータが、順次バッファ9に取込まれる。一方、バッファ9に取込まれたデータは、フラッシュシーケンサブロック12が有するレジスタ（図示せず）に、上記と同様な書込み処理の設定がなされることにより、物理ブロックアドレスのB1004から順次書込まれる。

20

【0071】

上記の書込み処理により、LBA11000からLBA11999の論理ブロックアドレスに対応するデータが、図12に示したように物理ブロックアドレスのB1004からB0982までのブロックに、論理ブロックアドレスの順番で格納される。この際、不良ブロック情報に挙げられているB0004、B0009及びB1021にはデータを書込まずに、それらのブロックを飛越してデータが書込まれる。又、先頭の良品ブロックであるB0000にもデータを書込まずに、そのブロックを飛越してデータが書込まれる。又、冗長領域には、データ領域に格納したデータに対応する論理ブロックアドレスが書込まれる。

30

【0072】

上記の書込み処理の完了後に、先頭良品ブロックの先頭ページに書込まれているゾーン管理情報が、図12に示したような情報に変更される。ここでは、消去フラグが、このゾーンにデータが書込まれていることを示す書込み済フラグに変更され、書込み終了ポイントに物理ブロックアドレスのB0982が設定される。

【0073】

図10及び図12に示した例では、データ領域に格納したデータに対応する論理ブロックアドレスを、冗長領域に書込んだが、図13に示したように、データ領域に格納したデータに対応する論理ブロックアドレスを、冗長領域に書込まないようにしてもよい。但し、この場合は、先頭良品ブロックの先頭ページに書込まれているゾーン管理情報に基づいて、ゾーン内のブロックが消去済ブロックであるか否かを判断しなければならない。

40

【0074】

図13では、物理ブロックアドレスがB0001からB1002までのブロック（*印で示したブロック）のデータ領域に、データが格納されている。又、先頭良品ブロックの先頭ページに、書込み済フラグと共に、このゾーンに格納されているデータの論理ブロックアドレスに関する情報が書込まれている。又、書込み開始ポイント、書込み終了ポイント及び不良ブロック情報については、図10に示した例と同様に書込まれている。

【0075】

50

上記論理ブロックアドレスに関する情報としては、格納されているデータの先頭論理ブロックアドレスや、格納されているデータの先頭と最後の論理ブロックアドレス等が挙げられる。ここで、書込み開始ポインタで示された物理ブロックアドレスに格納されているデータは先頭の論理ブロックアドレスのデータに対応し、書込み終了ポインタで示された物理ブロックアドレスに格納されているデータは最後の論理ブロックアドレスのデータに対応する。

【0076】

例えば、図13に示したように格納されているデータの先頭論理ブロックアドレスが、先頭良品ブロックの先頭ページに書込まれていれば、書込み開始ポインタ、書込み終了ポインタ及び不良ブロック情報に基づいて、論理ブロックアドレスと物理ブロックアドレスの対応関係を把握することができる。

10

【0077】

つまり、下記に示したように、書込み開始ポインタで示された物理ブロックアドレスのB0001のデータが、論理ブロックアドレスのLBA10000のデータに対応し、B0001以降の良品ブロックのデータが、LBA10000以降の論理ブロックアドレスのデータに夫々対応する。

B0001のデータ：LBA10000のデータ

B0002のデータ：LBA10001のデータ

B0003のデータ：LBA10002のデータ

B0005のデータ：LBA10003のデータ

20

・
・
・

B1002のデータ：LBA10999のデータ

このようにして、書込み開始ポインタで示された物理ブロックアドレスから、書込み終了ポインタで示された物理ブロックアドレスまでのデータが対応する論理ブロックアドレスを把握することができる。

【0078】

次に、上記のようにしてゾーンに書込まれたデータを読み出す場合について説明する。データを読み出す場合には、まず、上記ゾーン管理テーブルを参照して読出したい論理ブロックアドレスに対応したデータが格納されているゾーンを見つけ出す。ここで、ゾーン管理テーブルは、起動時に各ゾーンの、先頭良品ブロックの先頭ページに書込まれているゾーン管理情報に基づいて作成される。但し、格納されているデータの論理ブロックアドレスに関する情報が、先頭良品ブロックの先頭ページに書込まれていない場合は、読出し開始ポインタに設定されている物理ブロックアドレスの冗長領域に書込まれている論理ブロックアドレスが用いられる。

30

【0079】

続いて、読出したい論理ブロックアドレスに対応したデータが格納されているゾーンの、先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を読出す。このゾーン管理情報に基づいて、フラッシュシーケンサブブロック12が有するレジスタ（図示せず）に以下のような読出し処理の設定をすることにより、読出したい論理ブロックアドレスに対応したデータを読み出すことができる。

40

1) 内部コマンドとして内部読出しコマンドが、フラッシュシーケンサブブロック12内の所定のレジスタ（図示せず）に設定される。

2) 先頭良品ブロックの先頭ページに書込まれているゾーン管理情報に基づいて算出した、読出したい論理ブロックアドレスに対応したデータが格納されている物理ブロックアドレス内のページアドレスが、先頭から順にフラッシュシーケンサブブロック12内の所定のレジスタ（図示せず）に設定される。

【0080】

その後、上記読出し処理の設定に基づいて、フラッシュシーケンサブブロック12が処理を

50

順次実行する。この処理が実行されると、フラッシュメモリインターフェースブロック 10 から、内部バス 14 を介してフラッシュメモリ 2 に内部コマンドを実行するための情報が供給される。その結果、フラッシュメモリ 2 に格納されているデータが、内部バス 14 を介してバッファ 9 に順次読出される。

【0081】

一方、バッファ 9 に読み出されたデータは、図 1 に示したホストインターフェース制御ブロック 5 の制御の下、ホストインターフェースブロック 7 を介して、ホストシステム 1 に順次送出される。

【0082】

【発明の効果】

以上説明したように、本発明によれば、ゾーンを構成するブロックに、不良ブロック及び管理情報格納ブロック（ゾーン管理情報が書込まれているブロック）を飛越して、論理ブロックアドレスの順番でデータを格納するようにしたので、書込み処理の際にアドレス変換テーブルを更新する必要がなくなり、書替え処理の速度を向上させることができる。又、各ゾーンの状態を示す情報や、各ゾーンに格納されているデータに関する情報や、ゾーンの消去回数等の簡単なゾーン管理情報だけで、データの格納状況を把握することができるので、ホストアドレスが連続した大量データを、連続的に書替えることが多いシステムに適している。

【図面の簡単な説明】

【図 1】図 1 は、本発明に係るフラッシュメモリシステム 1 を概略的に示すブロック図である。

【図 2】図 2 は、フラッシュメモリ 2 を構成するメモリセル 16 の構造を概略的に示す断面図である。

【図 3】図 3 は、書込状態であるメモリセル 16 を概略的に示す断面図である。

【図 4】図 4 は、フラッシュメモリ 2 のアドレス空間の構造を概略的に示す図である。

【図 5】図 5 は、フラッシュメモリ 2 の構成を概略的に示す図である。

【図 6】図 6 は、ゾーン管理テーブルの例をに示す図である。

【図 7】図 7 は、ゾーン管理テーブルの例をに示す図である。

【図 8】図 8 は、ゾーン管理テーブルの例をに示す図である。

【図 9】図 9 は、ゾーンを構成するブロックのデータ領域及び冗長領域、並びに先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を示す図である。

【図 10】図 10 は、ゾーンを構成するブロックのデータ領域及び冗長領域、並びに先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を示す図である。

【図 11】図 11 は、ゾーンを構成するブロックのデータ領域及び冗長領域、並びに先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を示す図である。

【図 12】図 12 は、ゾーンを構成するブロックのデータ領域及び冗長領域、並びに先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を示す図である。

【図 13】図 13 は、ゾーンを構成するブロックのデータ領域及び冗長領域、並びに先頭良品ブロックの先頭ページに書込まれているゾーン管理情報を示す図である。

【符号の説明】

- 1 フラッシュメモリシステム
- 2 フラッシュメモリ
- 3 コントローラ
- 4 ホストコンピュータ
- 5 ホストインターフェース制御ブロック
- 6 マイクロプロセッサ
- 7 ホストインターフェースブロック
- 8 ワークエリア
- 9 バッファ
- 10 フラッシュメモリインターフェースブロック

10

20

30


40

50


- 1 1 ECCブロック
- 1 2 フラッシュシーケンサブロック
- 1 3 外部バス
- 1 4 内部バス
- 1 6 メモリセル
- 1 7 P型半導体基板
- 1 8 ソース拡散領域
- 1 9 ドレイン拡散領域
- 2 0 トンネル酸化膜
- 2 1 フローティングゲート電極
- 2 2 絶縁膜
- 2 3 コントロールゲート電極
- 2 4 チャンネル
- 2 5 データ領域
- 2 6 冗長領域

10


【図 1】




【図 4】




【図 2】



【図 3】



【図 5】



【図 6】

ゾーン	論理ブロックアドレス
ゾーン1	LBA10000
ゾーン2	LBA11000
ゾーン3	LBA12000
ゾーン4	LBA13000
ゾーン5	LBA14000
ゾーン6	消去済
ゾーン7	消去済
ゾーン8	消去済
ゾーン9	消去済
ゾーン10	消去済
ゾーン11	消去済
ゾーン12	消去済
ゾーン13	消去済
ゾーン14	消去済
ゾーン15	消去済
ゾーン16	消去済
ゾーン17	消去済
ゾーン18	消去済
ゾーン19	消去済
ゾーン20	消去済

【図 7】

ゾーン	論理ブロックアドレス
ゾーン1	LBA10000
ゾーン2	LBA11000
ゾーン3	LBA12000
ゾーン4	LBA13000
ゾーン5	LBA14000
ゾーン6	LBA15000
ゾーン7	消去済
ゾーン8	消去済
ゾーン9	消去済
ゾーン10	消去済
ゾーン11	消去済
ゾーン12	消去済
ゾーン13	消去済
ゾーン14	消去済
ゾーン15	消去済
ゾーン16	消去済
ゾーン17	消去済
ゾーン18	消去済
ゾーン19	消去済
ゾーン20	消去済

【図 8】

ゾーン	論理ブロックアドレス
ゾーン1	LBA10000
ゾーン2	消去要求
ゾーン3	LBA12000
ゾーン4	LBA13000
ゾーン5	LBA14000
ゾーン6	LBA15000
ゾーン7	LBA11000
ゾーン8	消去済
ゾーン9	消去済
ゾーン10	消去済
ゾーン11	消去済
ゾーン12	消去済
ゾーン13	消去済
ゾーン14	消去済
ゾーン15	消去済
ゾーン16	消去済
ゾーン17	消去済
ゾーン18	消去済
ゾーン19	消去済
ゾーン20	消去済

【図 9】

データ領域 冗長領域	
消去済	B0000
	B0001
開始	B0002
B0001	B0003
終了	B0004
B0001	不良
	B0005
	B0006
不良	B0007
B0004	B0008
B0009	B0009
B1021	不良
	B0010
	B0011
	B0012
	B0013
	B0014
	B0015
	.
	.
	.
	.
	.
	.
	B1020
	B1021
	不良
	B1022
	B1023

【図 10】

データ領域 冗長領域	
書込済	B0000
	B0001
開始	LB10000
B0001	B0002
	LB10001
	B0003
	LB10002
終了	B0004
B1002	不良
	B0005
	LB10003
	B0006
	LB10004
不良	B0007
B0004	LB10005
B0009	B0008
B1021	LB10006
	B0009
	不良
	B0010
	LB10007
	B0011
	LB10008
	.
	.
	.
	.
	.
	.
	B1001
	LB10998
	B1002
	LB10999
	B1003
	B1004
	.
	.
	.
	B1020
	B1021
	不良
	B1022
	B1023

【図 11】

データ領域 冗長領域	
消去済	B0000
	B0001
開始	B0002
B1003	B0003
終了	B0004
B1003	不良
	B0005
	B0006
不良	B0007
B0004	B0008
B0009	B0009
B1021	不良
	B0010
	B0011
	B0012
	B0013
	B0014
	B0015
	.
	.
	.
	.
	.
	.
	B1020
	B1021
	不良
	B1022
	B1023

【図 12】

データ領域 冗長領域	
書込済	B0000
	B0001
開始	LB11020
B1003	B0002
	LB11021
	B0003
	LB11022
終了	B0004
B0982	不良
	B0005
	LB11023
	B0006
	LB11024
不良	B0007
B0004	LB11025
B0009	B0008
B1021	LB11026
	B0009
	不良
	.
	.
	.
	B0981
	LB11998
	B0982
	LB11999
	B0983
	.
	.
	.
	B1002
	LB11000
	B1003
	LB11001
	B1004
	.
	.
	.
	B1021
	不良
	B1022
	LB11018
	B1023
	LB11019

(18)

JP 2005-18490 A 2005.1.20

【図 13】

データ領域		冗長領域	
書き込み LBA10000		B0000	
開始		B0001	
B0001	*	B0002	
終了		B0003	
B1003	*	B0004	不良
不良		B0005	
B0003	*	B0006	
B0009	*	B0007	
B1021	*	B0008	
		B0009	不良
	*	B0010	
	*	B0011	
		.	.
		.	.
		.	.
	*	B1001	
	*	B1002	
		B1003	
		B1004	
		.	.
		.	.
		B1020	
		B1021	不良
		B1022	
		B1023	