

(19) 日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号

特開平11-74523

(43) 公開日 平成11年(1999) 3月16日

(51) Int.Cl.⁵

識別記号

F I

H 0 1 L 29/78
21/3065
21/3205

H 0 1 L 29/78 3 0 1 X
21/302 J
21/88 S

審査請求 未請求 請求項の数12 O L (全 12 頁)

(21) 出願番号 特願平10-18869

(22) 出願日 平成10年(1998) 1月30日

(31) 優先権主張番号 特願平9-162662

(32) 優先日 平 9 (1997) 6月19日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000003078

株式会社東芝
神奈川県川崎市幸区堀川町72番地

(72) 発明者 松永 範昭

神奈川県横浜市磯子区新杉田町 8 番地 株
式会社東芝横浜事業所内


(74) 代理人 弁理士 鈴江 武彦 (外 6 名)

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】 R I E等のプラズマ工程におけるチャージングダメージを防止することが可能な配線構造を提供する。

【解決手段】 M I S構造を有する半導体素子と、この半導体素子のゲートに接続され回路動作に使用される機能配線 1 7、1 8とを有する半導体装置において、半導体基板に接続され回路動作には使用しないダミー配線 2 0、2 1を機能配線の近傍に設けた。



11 Pウエル 12素子分離絶縁膜 13ゲート絶縁膜 14ゲート
15, 19 不純物拡散層 16層間絶縁膜 17層間接続機能配線部
18層上機能配線部 20層間接続ダミー配線部 21層上ダミー配線部

【特許請求の範囲】

【請求項 1】 半導体基板の主面側に形成された M I S 構造を有する半導体素子と、少なくとも 1 層以上の層間絶縁膜と、この層間絶縁膜の接続孔内に形成された第 1 の機能配線部及び層間絶縁膜上に形成された第 2 の機能配線部からなり前記半導体素子のゲートに接続された回路動作に使用される機能配線と、この機能配線と離間した領域に設けられ前記半導体基板に接続された回路動作には使用しないダミー配線とを有することを特徴とする半導体装置。

【請求項 2】 前記ダミー配線は前記機能配線の近傍に設けられていることを特徴とする請求項 1 に記載の半導体装置。

【請求項 3】 前記機能配線と前記ダミー配線との間には 1 以上の中間配線が設けられ、前記ダミー配線及び前記機能配線はそれぞれ前記 1 以上の中間配線の近傍に設けられていることを特徴とする請求項 1 に記載の半導体装置。

【請求項 4】 前記ダミー配線は少なくとも 1 層以上の層間絶縁膜の接続孔内に形成された第 1 のダミー配線部及び少なくとも 1 層以上の層間絶縁膜上に形成された第 2 のダミー配線部からなることを特徴とする請求項 1 乃至 3 のいずれかに記載の半導体装置。

【請求項 5】 前記ダミー配線は前記層間絶縁膜の接続孔内に形成された第 1 のダミー配線部のみからなることを特徴とする請求項 1 乃至 3 のいずれかに記載の半導体装置。

【請求項 6】 前記ダミー配線は複数の層間絶縁膜の各接続孔内に形成された複数の第 1 のダミー配線部及び最上層の層間絶縁膜以外の層間絶縁膜上に形成された 1 以上の第 2 のダミー配線部からなることを特徴とする請求項 1 乃至 3 のいずれかに記載の半導体装置。

【請求項 7】 半導体基板の主面側に形成された M I S 構造を有する半導体素子と、少なくとも 1 層以上の層間絶縁膜と、この層間絶縁膜の接続孔内に形成された第 1 の機能配線部及び層間絶縁膜の配線溝内に埋め込まれた第 2 の機能配線部からなり前記半導体素子のゲートに接続された回路動作に使用される機能配線と、この機能配線と離間したダミーとなる領域に設けられ前記半導体基板に接続された回路動作には使用しないダミー配線とを有することを特徴とする半導体装置。

【請求項 8】 前記ダミー配線は少なくとも 1 層以上の層間絶縁膜のダミー接続孔内に形成された第 1 のダミー配線部及び少なくとも 1 層以上の層間絶縁膜のダミー配線溝内に埋め込まれた第 2 のダミー配線部からなることを特徴とする請求項 7 に記載の半導体装置。

【請求項 9】 前記第 2 の機能配線部の配線パターン及び前記第 2 のダミー配線部の配線パターンの短辺どうしが対向している又は一方の短辺と他方の長辺とが対向していることを特徴とする請求項 4 又は 6 に記載の半導体

装置。

【請求項 1 0】 半導体基板の主面側に形成された M I S 構造を有する半導体素子と、少なくとも 1 層以上の層間絶縁膜と、この少なくとも 1 層以上の層間絶縁膜を通して前記半導体素子のゲートに接続され回路動作に使用される機能配線の一部となる下部機能配線部と、前記少なくとも 1 層以上の層間絶縁膜を通して前記半導体基板に接続され回路動作には使用しないダミー配線の一部となる下部ダミー配線部とを有する下部構造上に導電膜を形成する工程と、プラズマを用いたエッチングで前記導電膜を選択的に除去することにより、前記機能配線の一部となり前記下部機能配線部に接続される上部機能配線部を形成するとともに、前記ダミー配線の一部となり前記下部ダミー配線部に接続される上部ダミー配線部を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項 1 1】 半導体基板の主面側に形成された M I S 構造を有する半導体素子と、少なくとも 1 層以上の層間絶縁膜と、この少なくとも 1 層以上の層間絶縁膜を通して前記半導体素子のゲートに接続され回路動作に使用される機能配線の一部となる下部機能配線部と、前記少なくとも 1 層以上の層間絶縁膜を通して前記半導体基板に接続され回路動作には使用しないダミー配線の少なくとも一部となる下部ダミー配線部とを有する下部構造上に導電膜を形成する工程と、プラズマを用いたエッチングで前記導電膜を選択的に除去することにより、前記機能配線の一部となり前記下部機能配線部に接続される上部機能配線部のみを形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項 1 2】 M I S 構造を有する半導体素子が形成された半導体基板の主面側に層間絶縁膜を形成する工程と、プラズマを用いたエッチングにより、前記層間絶縁膜に前記半導体素子のゲートに接続され回路動作に使用される機能配線を形成するための接続孔及び配線溝を形成するとともに、前記層間絶縁膜に半導体基板に接続され回路動作には使用しないダミー配線を形成するためのダミー接続孔及びダミー配線溝を形成する工程と、前記接続孔内及び配線溝内に前記機能配線を形成するとともに、前記ダミー接続孔内及びダミー配線溝内に前記ダミー配線を形成する工程とを有することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】 本発明は、半導体装置及びその製造方法、特にチャージングダメージを低減するための配線構造に係る半導体装置及びその製造方法に関する。

【0 0 0 2】

【従来技術】 半導体装置の製造においては、しばしば R I E 等のプラズマによるチャージングダメージが発生

し、問題となっている。チャージングダメージの発生原因にはいくつかのものがあるが、その中の一つとして次のような機構がある。すなわち、ゲート電極につながる配線、コンタクト、ビア等がプラズマから電荷を受けてゲート絶縁膜に帯電が生じ、その結果、ゲート電位の上昇により高電界がゲート絶縁膜に印加されてFN電流が流れ、ゲート絶縁膜にダメージを与えるというものである。

【0003】図13は、A1等の配線をRIEによってパターンニングするときのダメージメカニズムを説明するための図である。51はシリコン基板（図示せず）上に形成された層間絶縁膜、52はA1等を用いた配線用の金属膜、53はレジストである。

【0004】図13（a）はエッチングの途中の段階を示したものであるが、配線用の金属膜52は連続膜となっており、MOSトランジスタ（図示せず）のゲートは金属膜52を通して基板に接続されているため、ゲート部にはチャージングダメージは生じない。

【0005】図13（b）はさらにエッチングが進行した段階を示したものである。RIEの特性上、パターンが疎な領域では密な領域に比べてエッチングが早く進行するため、エッチングの途中の段階であっても配線パターンの疎密に応じて島状のパターンが形成される。このとき島状の金属膜のパターンが基板に接続されていればチャージングダメージは生じないが、基板に接続されていない場合にはMOSトランジスタのゲート絶縁膜に電荷が蓄積されることになる。したがって、蓄積された電荷によってゲートの電位が上昇し、高電界ストレスがゲート絶縁膜にかかることになる。

【0006】図13（c）はさらにエッチングが進行し、金属膜52のパターンが完全に分離された段階を示したものである。この段階では分離された金属膜52のパターンの側壁部分から電荷を受け、ゲート電位の上昇によって高電界ストレスがゲート絶縁膜にかかることになる。

【0007】上記の例は、RIE等による配線加工時のチャージングダメージについて説明したものであるが、チャージングダメージは埋め込み配線構造を作製する場合のRIE等による接続孔や配線溝の形成の際にも問題となる。すなわち、RIE等によって層間絶縁膜に接続孔や配線溝を形成する際、電荷の蓄積によってMOSトランジスタのゲートと基板との間に電位差が生じ、そのため高電界ストレスがゲート絶縁膜にかかることになる。

【0008】

【発明が解決しようとする課題】以上述べたように、従来は、配線加工時のRIE等のプラズマ工程においてMIS構造にチャージングダメージが生じ、ゲート絶縁膜の劣化の原因となっていた。また、埋め込み配線構造においても、接続孔や配線溝加工時のRIE等のプラズマ

工程においてMIS構造にチャージングダメージが生じ、ゲート絶縁膜の劣化の原因となっていた。

【0009】本発明の目的は、RIE等のプラズマ工程におけるチャージングダメージを防止することが可能な配線構造を有する半導体装置及びその製造方法を提供することにある。

【0010】

【課題を解決するための手段】本発明における半導体装置は、半導体基板の主面側に形成されたMIS構造を有する半導体素子と、少なくとも1層以上の層間絶縁膜と、この層間絶縁膜の接続孔内に形成された第1の機能配線部及び層間絶縁膜上に形成された第2の機能配線部からなり前記半導体素子のゲートに接続された回路動作に使用される機能配線と、この機能配線と離間した領域に設けられ前記半導体基板に接続された回路動作には使用しないダミー配線とを有することを特徴とする（構成Aとする）。

【0011】前記構成Aにおいて、ダミー配線は機能配線の近傍に設けられていることが好ましい（構成Bとする）。また、前記構成Aにおいて、機能配線とダミー配線との間に1以上の中間配線を設け、ダミー配線及び機能配線がそれぞれ前記1以上の中間配線の近傍に設けられるようにしてもよい（構成Cとする）。

【0012】このように、ダミー配線を形成することにより、配線加工の際のRIE等のプラズマ工程のほとんどの時間において、ゲートの電位と半導体基板（ウェル等）の電位とを同電位に保つことができる。したがって、配線加工の際のRIE等のプラズマ工程におけるチャージングダメージを防止することができ、ゲート絶縁膜の劣化を防止することができる。特に、前記構成B或いはCとすることにより、RIEの終了直前まで、より高い確率で機能配線とダミー配線とを接続しておくことができる。

【0013】前記構成A～Cのより具体的な構成は以下の通りである。ダミー配線が少なくとも1層以上の層間絶縁膜の接続孔内に形成された第1のダミー配線部及び少なくとも1層以上の層間絶縁膜上に形成された第2のダミー配線部からなる（構成Dとする）。

【0014】ダミー配線が層間絶縁膜の接続孔内に形成された第1のダミー配線部のみからなる（構成Eとする）。ダミー配線が複数の層間絶縁膜の各接続孔内に形成された複数の第1のダミー配線部及び最上層の層間絶縁膜以外の層間絶縁膜上に形成された1以上の第2のダミー配線部からなる（構成Fとする）。

【0015】構成E及びFは、最上層の層間絶縁膜（層間絶縁膜が単層の場合は該単層の層間絶縁膜）上には第2のダミー配線部を設けず、第1のダミー配線部によってダミー配線を終端させるというものである。第2のダミー配線部がないことから、最上層の第1の機能配線がショートを生じる確率が低減されるとともに、配線間容

量を低減できるという効果もある。この場合、第1のダミー配線部と第2の機能配線部とを互いに異なった材料で構成すれば、第2の機能配線部を第1のダミー配線部に対して選択的にエッチングすることにより、第1のダミー配線部はエッチングされず接続孔内に残すことができる。

【0016】なお、機能配線とダミー配線との間隔、機能配線と中間配線との間隔或いはダミー配線と中間配線との間隔は、少なくとも一部の箇所において、最小設計配線間距離ルールの5倍以内の距離、或いは1 μm 以下の距離で隣接していることが好ましい。

【0017】また、本発明における半導体装置は、半導体基板の主面側に形成されたMIS構造を有する半導体素子と、少なくとも1層以上の層間絶縁膜と、この層間絶縁膜の接続孔内に形成された第1の機能配線部及び層間絶縁膜の配線溝内に埋め込まれた第2の機能配線部からなり前記半導体素子のゲートに接続された回路動作に使用される機能配線と、この機能配線と離間したダミーとなる領域に設けられ前記半導体基板に接続された回路動作には使用しないダミー配線とを有することを特徴とする（構成Gとする）。

【0018】前記構成Gのより具体的な構成は次の通りである。ダミー配線が少なくとも1層以上の層間絶縁膜のダミー接続孔内に形成された第1のダミー配線部及び少なくとも1層以上の層間絶縁膜のダミー配線溝内に埋め込まれた第2のダミー配線部からなる（構成Hとする）。

【0019】前記構成によれば、最終的にダミー配線が形成されるダミーとなる領域（ダミー接続孔、ダミー配線溝）が、接続孔や配線溝を加工する際のRIE等のプラズマ工程において同時に形成されることになる。そのため、プラズマ工程において、電荷がゲートのみならずダミー領域を通して半導体基板（ウエル等）にも供給され、ゲートの電位と半導体基板の電位との電位差を小さくすることができる。したがって、接続孔や配線溝の加工の際のRIE等のプラズマ工程におけるチャージングダメージを防止することができ、ゲート絶縁膜の劣化を防止することができる。

【0020】前記構成A～Hにおいて、ダミー配線の半導体基板への接続の仕方としては以下のものがあげられる。ダミー配線が半導体基板に設けられた不純物拡散層（ P^+ 拡散層又は N^+ 拡散層）を介して該不純物拡散層の導電型と同一又は逆の導電型の基板領域（ウエル領域でも非ウエル領域でもよい）に接続されている。すなわち、ダミー配線が順方向又は逆方向のダイオードを介して基板に接続されることになる。なお、逆方向接続であっても、通常数十ボルト以上にチャージアップされているため、逆方向降伏電流によって電荷を基板に逃がすことができる。

【0021】ダミー配線が半導体素子のソース又はドレ

インを構成する不純物拡散層（ P^+ 拡散層又は N^+ 拡散層）を介して基板領域（ウエル領域でも非ウエル領域でもよい）に接続されている。このようにダミー配線をソース又はドレイン領域に接続することにより、占有面積の低減をはかることができる。

【0022】前記構成A～Fにおいて、ダミー配線の半導体基板への接続の仕方としてはさらに次のものがあげられる。ダミー配線が機能配線にゲートが接続された半導体素子が形成されている基板領域と同一又は分離された基板領域（ウエル領域でも非ウエル領域でもよい）に接続されている。分離された基板領域に接続される場合には、配線の自由度を増すことができる。

【0023】前記構成G及びHにおいて、ダミー配線の半導体基板への接続の仕方としてはさらに次のものがあげられる。ダミー配線が機能配線にゲートが接続された半導体素子が形成されている基板領域（ウエル領域でも非ウエル領域でもよい）と同一の基板領域に接続されている。同一の基板領域に接続することにより、ゲートの電位と半導体基板の電位との電位差を効果的に小さくすることができる。

【0024】前記構成D及びFにおいて、第2の機能配線部の配線パターン及び第2のダミー配線部の配線パターンの短辺どうしが対向している、或いは、第2の機能配線部の配線パターン及び第2のダミー配線部の配線パターンの一方の短辺と他方の長辺とが対向しているようにすれば、第2の機能配線部と第2のダミー配線部との間の配線間容量を低減することができる。

【0025】前記構成A～Fにおいて、前記半導体装置が前記半導体素子を含んで構成される基本セルが複数配列された領域を有している場合、ダミー配線を基本セル毎又は複数の基本セル毎に設ければ、ダミー配線を含む基本的なパターンを繰り返し用いられよいので、回路設計の手間を大幅に省くことができる。

【0026】本発明における半導体装置の製造方法は、半導体基板の主面側に形成されたMIS構造を有する半導体素子と、少なくとも1層以上の層間絶縁膜と、この少なくとも1層以上の層間絶縁膜を通して前記半導体素子のゲートに接続され回路動作に使用される機能配線の一部となる下部機能配線部と、前記少なくとも1層以上の層間絶縁膜を通して前記半導体基板に接続され回路動作には使用しないダミー配線の一部となる下部ダミー配線部とを有する下部構造上に導電膜を形成する工程と、プラズマを用いたエッチングで前記導電膜を選択的に除去することにより、前記機能配線の一部となり前記下部機能配線部に接続される上部機能配線部を形成するとともに、前記ダミー配線の一部となり前記下部ダミー配線部に接続される上部ダミー配線部を形成する工程とを有することを特徴とする。

【0027】これは、前記構成Dに概ね対応した製造方法であり、先に述べた作用効果と同様の作用効果を奏す

るものである。また、本発明における半導体装置の製造方法は、半導体基板の主面側に形成されたMIS構造を有する半導体素子と、少なくとも1層以上の層間絶縁膜と、この少なくとも1層以上の層間絶縁膜を通して前記半導体素子のゲートに接続され回路動作に使用される機能配線の一部となる下部機能配線部と、前記少なくとも1層以上の層間絶縁膜を通して前記半導体基板に接続され回路動作には使用しないダミー配線の少なくとも一部となる下部ダミー配線部とを有する下部構造上に導電膜を形成する工程と、プラズマを用いたエッチングで前記導電膜を選択的に除去することにより、前記機能配線の一部となり前記下部機能配線部に接続される上部機能配線部のみを形成する工程とを有することを特徴とするこれは、前記構成E及びFに概ね対応した製造方法であり、先に述べた作用効果と同様の作用効果を奏するものである。

【0028】また、本発明における半導体装置の製造方法は、MIS構造を有する半導体素子が形成された半導体基板の主面側に層間絶縁膜を形成する工程と、プラズマを用いたエッチングにより、前記層間絶縁膜に前記半導体素子のゲートに接続され回路動作に使用される機能配線を形成するための接続孔及び配線溝を形成するとともに、前記層間絶縁膜に半導体基板に接続され回路動作には使用しないダミー配線を形成するためのダミー接続孔及びダミー配線溝を形成する工程と、前記接続孔内及び配線溝内に前記機能配線を形成するとともに、前記ダミー接続孔内及びダミー配線溝内に前記ダミー配線を形成する工程とを有することを特徴とする。これは、前記構成Hに概ね対応した製造方法であり、先に述べた作用効果と同様の作用効果を奏するものである。

【0029】

【発明の実施の形態】以下、図面を参照して本発明の好適な実施形態について説明する。図1は、本発明の第1の実施形態を示したものである。11はシリコン基板内に形成されたPウェル、12は素子分離絶縁膜、13はゲート絶縁膜、14はゲート、15はソース又はドレインとなる不純物拡散層、16は層間絶縁膜である。ゲート14には実際の回路動作に使用される機能配線が接続されており、この機能配線は層間絶縁膜16の接続孔内に形成された配線部（以下、層間接続機能配線部と呼ぶ）17及び層間絶縁膜上に形成された配線部（以下、層上機能配線部と呼ぶ）18から構成されている。不純物拡散層19には、実際の回路動作には使用されない

（機能配線等から電気的に分離されている）ダミー配線が接続されており、このダミー配線は層間絶縁膜16の接続孔内に形成された配線部（以下、層間接続ダミー配線部と呼ぶ）20及び層間絶縁膜上に形成された配線部（以下、層上ダミー配線部と呼ぶ）21から構成されている。層上機能配線部18と層上ダミー配線部21とは、少なくとも一部の箇所において互いに隣接して配置

されている（最小設計配線間距離ルールの5倍以内の距離、或いは1 μ m以下の距離で隣接していることが好ましい。）。

【0030】層上機能配線部18は層間絶縁膜16上に配線金属を成膜した後これをRIEを用いて加工することにより得られるが、このRIE工程において層上機能配線部18のパターンの近傍に層上ダミー配線部21のパターンが形成されるようにしている。このように層上機能配線部18の近傍に層上ダミー配線部21を形成することにより、RIE工程のほとんどの時間にわたってMOSトランジスタのゲート16の電位とPウェル11の電位とを導電位に保つことができる。したがって、ゲート酸化膜13には高電界が印加されず、チャージングダメージを抑制することができる。

【0031】なお、層上ダミー配線部21の長さはできるだけ短くした方が、層上ダミー配線部21と層上機能配線部18とで形成される配線間容量が低減でき、回路動作の点からは好ましいが、回路動作の点で配線間容量の増大があまり問題にならない場合には、層上ダミー配線部21の長さを長くした方が、チャージングダメージの抑制の点からは好ましい。

【0032】図2は、本発明の第2の実施形態を示したものである。図1に示した第1の実施形態と実質的に同一或いは対応する構成要素には同一の番号を付してあり、詳細な説明は省略する（他の実施形態も同様）。

【0033】図1に示した第1の実施形態では、ダミー配線を層間接続ダミー配線部20及び層上ダミー配線部21によって構成していたが、本実施形態では、ダミー配線を層間接続ダミー配線部20のみによって構成し、図1に示した層上ダミー配線部21は設けていない。層上機能配線部18と層間接続ダミー配線部20とは、少なくとも一部の箇所において互いに隣接して配置されている。このように、層上ダミー配線部21を省くことにより、層上機能配線部18のショートが低減されるとともに、配線間容量を低減することができる。

【0034】層上機能配線部18は層間絶縁膜16上に配線金属を成膜した後これをRIEを用いて加工することにより得られるが、このRIE工程において層上機能配線部18のパターンのみが形成されるようにしてい

る。第1の実施形態とは異なり層上ダミー配線部21は形成されないが、RIE工程の終了間際までは層間絶縁膜16上に配線金属が残っているため、第1の実施形態と同様、RIE工程のほとんどの時間にわたってMOSトランジスタのゲート16の電位とPウェル11の電位とを導電位に保つことができる。したがって、第1の実施形態と同様、ゲート酸化膜13には高電界が印加されず、チャージングダメージを抑制することができる。

【0035】なお、層間接続ダミー配線部20と層上機能配線部18とを互いに異なった材料で構成すれば（例えば、層間接続ダミー配線部20にはタングステン、層

上機能配線部 1 8 にはアルミニウム)、層上機能配線部 1 8 を層間接続ダミー配線部 2 0 に対して選択的にエッチングすることにより、層間接続ダミー配線部 2 0 はエッチングされずに接続孔内に残すことができる。

【0036】図 3 は、本発明の第 3 の実施形態を示したものである。本実施形態は、多層配線構造に本発明を適用してのものである。すなわち、層間絶縁膜 1 6 の上層側に層間絶縁膜 3 1 が形成されており、機能配線は層間接続機能配線部 1 7、層上機能配線部 1 8、層間接続機能配線部 3 2 及び層上機能配線部 3 3 から構成され、ダミー配線は層間接続ダミー配線部 2 0、層上ダミー配線部 2 1、層間接続ダミー配線部 3 4 及び層上ダミー配線部 3 5 から構成されている。

【0037】図 3 に示した例では、層上機能配線部 1 8 と層上ダミー配線部 2 1 とが少なくとも一部の箇所において互いに隣接して配置されるとともに、層上機能配線部 3 3 と層上ダミー配線部 3 5 とが少なくとも一部の箇所において互いに隣接して配置されている。したがって、層上機能配線部 1 8 を形成するための R I E 工程及び層上機能配線部 3 3 を形成するための R I E 工程それぞれにおいて、チャージングダメージを抑制することができる。

【0038】図 4 は、本発明の第 4 の実施形態を示したものである。本実施形態も上記第 3 の実施形態と同様、多層配線構造に本発明を適用したものである。本実施形態では、最上層の層間絶縁膜 3 1 上には図 3 に示した層上ダミー配線部 3 5 は設けられていない。層上機能配線部 3 3 と層間接続ダミー配線部 3 4 とは、少なくとも一部の箇所において互いに隣接して配置されている。このように、層上ダミー配線部 3 5 を省くことにより、図 2 に示した第 2 の実施形態と同様に、層上機能配線部 3 3 のショートが低減されるとともに、配線間容量を低減することができる。

【0039】図 5 は、本発明の第 5 の実施形態を示したものである。第 1 の実施形態等では、ダミー配線が P⁺ 不純物拡散層を介して P ウェルに接続されており、不純物拡散層とウェルとは同一導電型のものではあった。本実施形態では、ダミー配線が N⁻ 不純物拡散層 1 9 b を介して P ウェル 1 1 に接続されており、不純物拡散層とウェルとは逆の導電型となっている。したがって、ダミー配線はダイオードを介して P ウェル 1 1 に接続されることになるが、このような接続であっても第 1 の実施形態等と同様の効果を得ることができる。ダイオードは R I E 時のチャージアップの極性によって順方向或いは逆方向接続となる。なお、逆方向接続であっても、R I E 時には通常数十ボルト以上にチャージアップされているため、逆方向降伏電流によって電荷を P ウェル 1 1 に逃がすことが可能である。

【0040】図 6 は、本発明の第 6 の実施形態を示したものである。第 1 の実施形態等では、ダミー配線は M O

S トランジスタのソース、ドレインとは別個に設けた不純物拡散層を介してウェルに接続されていたが、本実施形態では、M O S トランジスタのソース又はドレインを構成する不純物拡散層 1 5 を介してダミー配線が P ウェル 1 1 に接続されている。このように、ダミー配線をソース又はドレインを構成する不純物拡散層に接続することにより、占有面積の低減をはかることができる。

【0041】図 7 は、本発明の第 7 の実施形態を示したものである。第 1 の実施形態等では、ゲートに機能配線 1 7、1 8 が接続された M O S トランジスタが形成されたウェルと同一のウェルにダミー配線が接続されていたが、本実施形態では異なったウェルにダミー配線を接続している。図 7 に示した例では、ダミー配線 2 0、2 1 は N⁻ 不純物拡散層 1 9 a を介して N ウェル 1 1 a に接続されている。なお、この例では、機能配線 1 7、1 8 が接続された M O S トランジスタが形成されたウェル (P ウェル 1 1) とダミー配線 2 0、2 1 が接続されたウェル (N ウェル 1 1 a) とは異なった導電型であるが、もちろん同一の導電型のウェルであってもよい。

【0042】図 8 は、本発明の第 8 の実施形態を示したものである。第 1 の実施形態等では、ダミー配線を機能配線の近傍に配置したが、本実施形態では、ダミー配線と機能配線との間に少なくとも 1 以上の中間配線 2 2 を配置し、ダミー配線及び機能配線をそれぞれ中間配線 2 2 の近傍に配置したものである。中間配線が複数ある場合には、隣り合った中間配線どうしがそれぞれの近傍に配置されるようにする。ここでいう中間配線とは、実際の回路動作に使用されるもの (例えば回路動作に使用される素子に接続されているもの) でもよいし、実際の回路動作に使用されないもの (例えば素子等から電気的に分離されているもの) でもよい。

【0043】層上機能配線部 1 8 は、第 1 の実施形態等と同様、層間絶縁膜 1 6 上に配線金属を成膜した後これを R I E を用いて加工することにより得られるが、この R I E 工程において層上ダミー配線部 2 1 及び中間配線 2 2 のパターンが形成されるようにしている。このようにダミー配線と機能配線との間に中間配線 2 2 を形成した場合にも、R I E 工程のほとんどの時間にわたってダミー配線と機能配線とが中間配線 2 2 を介して接続されることになり、M O S トランジスタのゲート 1 4 の電位とウェル 1 1 の電位とを導電位に保つことができる。したがって、ゲート酸化膜 1 3 には高電界が印加されず、チャージングダメージを抑制することができる。

【0044】なお、以上述べた第 1 ~ 第 8 の実施形態では、ゲートに機能配線が接続された M O S トランジスタが形成されたウェルを P ウェルとして説明したが、もちろん N ウェルであってもよい。また、上記第 1 ~ 第 8 の実施形態では、M O S トランジスタ及びダミー配線が接続された不純物拡散層はいずれも半導体基板のウェル領域に形成されていたが、半導体基板のウェル構成をとら

ない領域（非ウエル領域）に形成されていてもよい。また、第1～第8の実施形態で説明したそれぞれの構成を相互に組み合わせてもよいことはいうまでもない。

【0045】次に、上記第1～第8の実施形態で示した機能配線とダミー配線との平面的な位置関係、特に層上機能配線部18（33）と層上ダミー配線部21（35）との平面的な配置関係について、図9及び図10を参照して説明する。

【0046】図9（A）は、層上機能配線部18（33）と層上ダミー配線部21（35）とが平行で、層上ダミー配線部21（35）の長さを短くしたものである。このように層上ダミー配線部21（35）の長さを短くすることにより、層上ダミー配線部21（35）と層上機能配線部18（33）とで形成される配線間容量を低減することができる。

【0047】図9（B）は、層上機能配線部18（33）と層上ダミー配線部21（35）とが平行で、層上ダミー配線部21（35）の長さを長くしたものである。このように層上ダミー配線部21（35）の長さを長くすることにより、RIEの終了直前まで、より高い確率で機能配線とダミー配線とを接続しておくことができる。

【0048】図9（C）は、層上機能配線部18（33）と層上ダミー配線部21（35）のそれぞれの短辺どうしを対向させたものであり、層上ダミー配線部21（35）と層上機能配線部18（33）とで形成される配線間容量を低減できる。

【0049】図9（D）は、層上機能配線部18（33）と層上ダミー配線部21（35）の一方の短辺と他方の長辺とが対向しているものであり、層上ダミー配線部21（35）と層上機能配線部18（33）とで形成される配線間容量を低減することができる。

【0050】図10は、層上機能配線部18（33）と層上ダミー配線部21（35）との間に中間配線を設けた場合の構成例である。この例では、実際の回路動作に使用される中間配線22a（例えば回路動作に使用される素子に接続されているもの）及び実際の回路動作に使用されない中間配線22b（例えば素子等から電氣的に分離されているもの）を設けている。

【0051】次に、ダミー配線の適用例（適用箇所等）について説明する。ダミー配線の適用箇所としては、例えば、CMOSインバータの入力に接続される配線の近傍、SRAMのワード線の近傍、乗算器のデータ線の近傍等をあげることができる。特に、クロック信号線、ワード線、アドレスバス線等のように配線が長く（アンテナ比が高く）、RIE等のプラズマ工程においてゲートと基板との間の電位差が生じ易い配線の近傍に配置すると効果的である。

【0052】図11は、SRAMの基本セル内にダミー配線を配置し、この基本セルを繰り返し用いてSRAM

アレーを構成したものである。すなわち、ワード線WLの近傍にダミー配線DMを配置して基本セルを構成し

（図11（A））、これを繰り返し配列してSRAMアレーを構成している（図11（B））。このように、基本セルの繰り返しで回路が構成される場合には、ダミー配線を基本セル毎又は複数の基本セル毎に設ければ、回路設計の手間を大幅に省くことができる。

【0053】図12は、マイクロプロセッサの回路にダミー配線を適用した場合の例である。図中"×"印で示した箇所にダミー配線が配置されており、各回路ブロックの内部の他、隣り合った回路ブロックの間にもダミー配線が配置されている。このような構成を用いれば、回路ブロックの内部にダミー配線を配置するスペースが確保できない場合にもダミー配線を形成することが可能となる。

【0054】次に、本発明の第9の実施形態について図14を参照して説明する。本実施形態は、埋め込み配線構造に対して本発明を適用したものである。なお、図1に示した第1の実施形態と実質的に同一或いは対応する構成要素には同一の番号を付してあり、詳細な説明は省略する（以下、同様）。

【0055】図14（a）は、MOSトランジスタ等が形成された基板上に層間絶縁膜61を形成し、この層間絶縁膜61にいわゆるデュアルダマシ構造の配線を形成するための接続孔62及び配線溝63をRIE工程によって形成した状態を示したものであるが、このときダミー接続孔64及びダミー配線溝65も上記RIE工程によって同時に形成される。

【0056】従来は、RIE工程によってゲート14表面が露出したときに電荷がゲート14にのみ蓄積されるため、ゲート14と基板（Pウエル11）との間に大きな電位差が生じ、ゲート絶縁膜13に高電界ストレスが印加されるという問題があった。本実施形態では、RIE工程においてダミー接続孔64及びダミー配線溝65も同時に形成するため、電荷がゲートのみならず基板に形成されたP⁺不純物拡散層19にも供給され、ゲートの電位と基板の電位との電位差を小さくすることができる。したがって、ゲート絶縁膜13に印加される電界を弱めることができ、チャージングダメージを抑制することができる。

【0057】RIE工程が終了した後、所定の配線用金属を全面に堆積し、RIE或いはCMPによって配線用金属を埋め込む。このようにして、図14（b）に示すように、接続孔62内に埋め込まれた配線部66（以下、孔内機能配線部と呼ぶ）及び配線溝63内に埋め込まれた配線部67（以下、溝内機能配線部と呼ぶ）が形成されるとともに、ダミー接続孔64内に埋め込まれた配線部68（以下、孔内ダミー配線部と呼ぶ）及びダミー配線溝65内に埋め込まれた配線部69（以下、溝内ダミー配線部と呼ぶ）が形成される。

【0058】次に、本発明の第10の実施形態について図15を参照して説明する。本実施形態は、埋め込み配線構造の多層配線に対して本発明を適用したものである。図15(a)は、例えば図14の工程によって形成した下部構造上に層間絶縁膜71を形成し、この層間絶縁膜71にデュアルダマシン構造の配線を形成するための接続孔72及び配線溝73をRIE工程によって形成した状態を示したものである。このとき、ダミー接続孔74及びダミー配線溝75も上記RIE工程によって同時に形成される。

【0059】従来は、RIE工程によって下部配線表面(溝内機能配線部67表面)が露出したときに電荷が下部配線(孔内機能配線部66、溝内機能配線部67)を通してゲート14にのみ蓄積される。したがって、ゲート14と基板(Pウエル11)との間に大きな電位差が生じ、ゲート絶縁膜13に高電界ストレスが印加されるという問題があった。本実施形態では、RIE工程においてダミー接続孔74及びダミー配線溝75も同時に形成するため、電荷が下部配線(孔内ダミー配線部68、溝内ダミー配線部69)を通して基板に形成されたP⁺不純物拡散層19にも供給され、ゲートの電位と基板の電位との電位差を小さくすることができる。したがって、ゲート絶縁膜13に印加される電界を弱めることができ、チャージングダメージを抑制することができる。

【0060】RIE工程が終了した後、所定の配線用金属を全面に堆積し、RIE或いはCMPによって配線用金属を埋め込む。このようにして、図14(b)に示すように、接続孔72内に埋め込まれた孔内機能配線部76及び配線溝73内に埋め込まれた溝内機能配線部77が形成されるとともに、ダミー接続孔74内に埋め込まれた孔内ダミー配線部78及びダミー配線溝75内に埋め込まれた溝内ダミー配線部79が形成される。

【0061】次に、本発明の第11の実施形態について図16を参照して説明する。本実施形態も、第10の実施形態と同様、埋め込み配線構造の多層配線に対して本発明を適用したものである。

【0062】本実施形態では、図16に示すように、同一ウエル内に複数のダミー配線領域を設けている。ゲート絶縁膜のチャージングダメージを低減するためには、同一ウエル内においてRIE中にゲートが受ける電荷量とウエルが受ける電荷量とが均衡することが好ましい。しかしながら、ゲート上の接続孔の個数が多数で、ゲートが受ける電荷量とウエルが受ける電荷量とが著しく異なるような場合もある。そこで、同一ウエル11内において、ゲート14上の接続孔の総面積とウエル上(P⁺拡散層19上)のダミー接続孔の総面積とができるだけ等しくなるようにしている。例えば、ゲート14上の接続孔とP⁺拡散層19上のダミー接続孔の1個あたりの面積が等しい場合には、両者の個数を等しくすればよい。

【0063】なお、上記第9～第11の実施形態(埋め

込み配線構造に対して本発明を適用した例)では、デュアルダマシン構造の配線に対して説明したが、シングルダマシン構造の配線に対しても適用可能である。

【0064】また、上記第9～第11の実施形態では、図1に示した第1の実施形態等に対応して、PウエルにNMOSトランジスタを作製し、ダミー配線をP⁺拡散層に接続した例を示したが、図5及び図6に示したような構成を採用することも可能である。

【0065】また、上記第9～第11の実施形態では、第1～第8の実施形態とは異なり、必ずしもダミー配線を機能配線の近傍に設ける必要はないが、配線金属を埋め込む際にRIEを用いるような場合には、第1～第8の実施形態と同様、配線加工の際のチャージングダメージの問題が生じ得る。したがって、機能配線とダミー配線との平面的な位置関係について、例えば図9及び図10に示すような構成を採用してもよい。

【0066】以上、種々の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施可能である。

【0067】

【発明の効果】本発明によれば、RIE等のプラズマ工程において、ゲートの電位と半導体基板の電位との電位差を小さくすることができる。したがって、RIE等のプラズマ工程におけるチャージングダメージを抑制することができ、ゲート絶縁膜の劣化を防止することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態の断面構成を示した図。

【図2】本発明の第2の実施形態の断面構成を示した図。

【図3】本発明の第3の実施形態の断面構成を示した図。

【図4】本発明の第4の実施形態の断面構成を示した図。

【図5】本発明の第5の実施形態の断面構成を示した図。

【図6】本発明の第6の実施形態の断面構成を示した図。

【図7】本発明の第7の実施形態の断面構成を示した図。

【図8】本発明の第8の実施形態の断面構成を示した図。

【図9】第1～第7の実施形態で示した機能配線とダミー配線との平面的な位置関係について示した図。

【図10】第8の実施形態で示した機能配線、ダミー配線及び中間配線の平面的な位置関係について示した図。

【図11】SRAMの回路にダミー配線を適用したときの構成例を示した図。

【図 1 2】 マイクロプロセッサの回路にダミー配線を適用したときの構成例を示した図。

【図 1 3】 従来技術の問題点を説明するための図。

【図 1 4】 本発明の第 9 の実施形態における製造工程の断面構成を示した図。

【図 1 5】 本発明の第 1 0 の実施形態における製造工程の断面構成を示した図。

【図 1 6】 本発明の第 1 1 の実施形態の断面構成を示した図。


【符号の説明】

- 1 1 … P ウェル (半導体基板)
 1 1 a … N ウェル (半導体基板)
 1 2 … 素子分離絶縁膜
 1 3 … ゲート絶縁膜
 1 4 … ゲート
 1 5 … ソース、ドレイン (不純物拡散層)
 1 6、3 1、6 1、7 1 … 層間絶縁膜

- * 1 7、3 2 … 層間接続機能配線部 (第 1 の機能配線部)
 1 8、3 3 … 層上機能配線部 (第 2 の機能配線部)
 1 9 … P⁺ 不純物拡散層
 1 9 a、1 9 b … N⁺ 不純物拡散層
 2 0、3 4 … 層間接続ダミー配線部 (第 1 のダミー配線部)
 2 1、3 5 … 層上ダミー配線部 (第 2 のダミー配線部)
 2 2 a、2 2 b … 中間配線
 6 2、7 2 … 接続孔
 6 3、7 3 … 配線溝
 6 4、7 4 … ダミー接続孔
 6 5、7 5 … ダミー配線溝
 6 6、7 6 … 孔内機能配線部 (第 1 の機能配線部)
 6 7、7 7 … 溝内機能配線部 (第 2 の機能配線部)
 6 8、7 8 … 孔内ダミー配線部 (第 1 のダミー配線部)
 6 9、7 9 … 溝内ダミー配線部 (第 2 のダミー配線部)


*

【図 1】




11 P ウェル 12 素子分離絶縁膜 13 ゲート絶縁膜 14 ゲート
 15, 19 不純物拡散層 16 層間絶縁膜 17 層間接続機能配線部
 18 層上機能配線部 20 層間接続ダミー配線部 21 層上ダミー配線部

【図 2】




【図 3】




31 層間絶縁膜 32 層間接続機能配線部 33 層上機能配線部
 34 層間接続ダミー配線部 35 層上ダミー配線部


【図 4】




【図 5】




【図 6】




【図 7】




【図 8】



【図 9】




(A)



(B)




(C)




(D)

【図 11】




(A)




(B)


【図 10】




【図 12】




【図 13】



【図 14】




61層間絶縁膜 62接続孔 63配線溝
64夕ミ-接続孔 65夕ミ-配線溝




66孔内機能配線部 67溝内機能配線部
68孔内タミ配線部 69溝内タミ配線部

【図 1 5】



71 層間絶縁膜 72 接続孔 73 配線溝
74 ダミ-接続孔 75 ダミ-配線溝



76 孔内機能配線部 77 溝内機能配線部
78 孔内ダミ-配線部 79 溝内ダミ-配線部

【図 1 6】

