UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

22204 7590 11/21/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

EXAMINER	
MOWLA, GOLAM	

ART UNIT	PAPER NUMBER
1721	

NOTIFICATION DATE	DELIVERY MODE
11/21/2023	ELECTRONIC

Please find below and/or attached an Office communication concerning this application or proceeding.

The time period for reply, if any, is set in the attached communication.

Notice of the Office communication was sent electronically on above-indicated "Notification Date" to the following e-mail address(es):

patentdocketing@nixonpeabody.com

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NO.	ISSUE DATE	PATENT NO.
17/964,190	21-Nov-2023	11824136

NIXON PEABODY, LLP
799 Ninth Street, NW
WASHINGTON, DC 20001

EGRANT NOTIFICATION

Your electronic patent grant (eGrant) is now available, which can be accessed via Patent Center at https://patentcenter.uspto.gov

The electronic patent grant is the official patent grant under 35 U.S.C. 153. For more information, please visit https://www.uspto.gov/electronicgrants

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NO.	ISSUE DATE	PATENT NO.	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	11/21/2023	11824136	084546-000033USD1	7994

22204 7590 11/01/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

ISSUE NOTIFICATION

The projected patent number and issue date are specified above. The patent will issue electronically. The electronically issued patent is the official patent grant pursuant to 35 U.S.C. § 153. The patent may be accessed on or after the issue date through Patent Center at https://patentcenter.uspto.gov/. The patent will be available in both the public and the private sides of Patent Center. Further assistance in electronically accessing the patent, or about Patent Center, is available by calling the Patent Electronic Business Center at 1-888-217-9197.

The USPTO is implementing electronic patent issuance with a transition period, during which period the USPTO will mail a ceremonial paper copy of the electronic patent grant to the correspondence address of record. Additional copies of the patent (i.e., certified and presentation copies) may be ordered for a fee from the USPTO's Certified Copy Center at https://certifiedcopycenter.uspto.gov/index.html. The Certified Copy Center may be reached at (800)972-6382.

Determination of Patent Term Adjustment under 35 U.S.C. 154 (b)
(application filed on or after May 29, 2000)

The Patent Term Adjustment is 0 day(s). Any patent to issue from the above-identified application will include an indication of the adjustment on the front page.

If a Continued Prosecution Application (CPA) was filed in the above-identified application, the filing date that determines Patent Term Adjustment is the filing date of the most recent CPA.

Applicant will be able to obtain more detailed information by accessing the Patent Center (https://patentcenter.uspto.gov).

Any questions regarding the Patent Term Extension or Adjustment determination should be directed to the Office of Patent Legal Administration at (571)-272-7702. Questions relating to issue and publication fee payments should be directed to the Application Assistance Unit (AAU) of the Office of Patents Stakeholder Experience (OPSE), Stakeholder Support Division (SSD) at (571)-272-4200.

INVENTOR(s) (Please see PATENT CENTER site https://patentcenter.uspto.gov for additional inventors):

Kun YU, Haining, CHINA;
Changming LIU, Haining, CHINA;
Xinyu ZHANG, Haining, CHINA;

APPLICANT(s) (Please see PATENT CENTER site https://patentcenter.uspto.gov for additional applicants):

SHANGHAI JINKO GREEN ENERGY ENTERPRISE MANAGEMENT CO., LTD., Minhang District, Shanghai, CHINA;
ZHEJIANG JINKO SOLAR CO., LTD., Haining, CHINA;

The United States represents the largest, most dynamic marketplace in the world and is an unparalleled location for business investment, innovation, and commercialization of new technologies. The USA offers tremendous resources and advantages for those who invest and manufacture goods here. Through SelectUSA, our nation works to encourage and facilitate business investment. To learn more about why the USA is the best country in the world to develop technology, manufacture products, and grow your business, visit SelectUSA.gov.

United States Patent and Trademark Office

Office of the Chief Financial Officer

Document Code:WFEE

User :Cynthia Chau

Refund Accounting Date:10/16/2023

Effective Date	Sale Item Reference Number	Refund Total
04/11/2023	17964190	$1,200.00

Document Number	Fee Code	Fee Code Description	Amount Paid	Payment Method	Account Number
I20230FC53599452	1501	UTILITY APPL ISSUE FEE	$1,200.00	DA	504181

United States Patent and Trademark Office

Office of the Chief Financial Officer

Document Code:WFEE

User :Cynthia Chau

Sale Adjustment Accounting Date:10/16/2023

Effective Date	Sale Accounting Date	Sale Item Reference Number
04/11/2023	10/16/2023	17964190

Document Number	Fee Code	Fee Code Description	Amount Paid	Payment Method
I20230FC53599452	1501	UTILITY APPL ISSUE FEE	$1,200.00	DA

United States Patent and Trademark Office

Office of the Chief Financial Officer

Document Code:WFEE

User :Cynthia Chau

Sale Accounting Date:10/16/2023

Sale Item Reference Number	Effective Date
17964190	10/13/2023

Document Number	Fee Code	Fee Code Description	Amount Paid	Payment Method
I20230FC57059577	1501	UTILITY APPL ISSUE FEE	$1,200.00	Deposit Account

PART B - FEE(S) TRANSMITTAL

Complete and send this form, together with applicable fee(s), by mail or fax, or via EFS-Web.

By mail, send to: Mail Stop ISSUE FEE
Commissioner for Patents
P.O. Box 1450
Alexandria, Virginia 22313-1450

By fax, send to: (571)-273-2885

INSTRUCTIONS: This form should be used for transmitting the ISSUE FEE and PUBLICATION FEE (if required). Blocks 1 through 5 should be completed where appropriate. All further correspondence will be mailed to the current correspondence address as indicated unless corrected below or directed otherwise in Block 1, by (a) specifying a new correspondence address; and/or (b) indicating a separate "FEE ADDRESS" for maintenance fee notifications. **Because electronic patent issuance may occur shortly after issue fee payment, any desired continuing application should preferably be filed prior to payment of this issue fee in order not to jeopardize copendency.**

CURRENT CORRESPONDENCE ADDRESS (Note: Use Block 1 for any change of address)

22204 7590 07/14/2023
NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

Note: A certificate of mailing can only be used for domestic mailings of the Fee(s) Transmittal. This certificate cannot be used for any other accompanying papers. Each additional paper, such as an assignment or formal drawing, must have its own certificate of mailing or transmission.

Certificate of Mailing or Transmission

I hereby certify that this Fee(s) Transmittal is being deposited with the United States Postal Service with sufficient postage for first class mail in an envelope addressed to the Mail Stop ISSUE FEE address above, or being transmitted to the USPTO via EFS-Web or by facsimile to (571) 273-2885, on the date below.

(Typed or printed name)
(Signature)
(Date)

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

TITLE OF INVENTION: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

APPLN. TYPE	ENTITY STATUS	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	UNDISCOUNTED	$1200	$0.00	$1200.00	$0	10/16/2023

EXAMINER	ART UNIT	CLASS-SUBCLASS
MOWLA, GOLAM	1721	136-243000

1. Change of correspondence address or indication of "Fee Address" (37 CFR 1.363).

☐ Change of correspondence address (or Change of Correspondence Address form PTO/AIA/122 or PTO/SB/122) attached.

☐ "Fee Address" indication (or "Fee Address" Indication form PTO/AIA/47 or PTO/SB/47; Rev 03-02 or more recent) attached. **Use of a Customer Number is required.**

2. For printing on the patent front page, list
(1) The names of up to 3 registered patent attorneys or agents OR, alternatively,
(2) The name of a single firm (having as a member a registered attorney or agent) and the names of up to 2 registered patent attorneys or agents. If no name is listed, no name will be printed.

1 NIXON PEABODY LLP
2 Jeffrey L. Costellia
3

3. ASSIGNEE NAME AND RESIDENCE DATA TO BE PRINTED ON THE PATENT (print or type)

PLEASE NOTE: Unless an assignee is identified below, no assignee data will appear on the patent. If an assignee is identified below, the document must have been previously recorded, or filed for recordation, as set forth in 37 CFR 3.11 and 37 CFR 3.81(a). Completion of this form is NOT a substitute for filing an assignment.

(A) NAME OF ASSIGNEE	(B) RESIDENCE: (CITY and STATE OR COUNTRY)
1. Shanghai Jinko Green Energy Enterprise Management Co., Ltd.	Shanghai, China
2. Zhejiang Jinko Solar Co., Ltd.	Haining, China

Please check the appropriate assignee category or categories (will not be printed on the patent) : ☐ Individual ☒ Corporation or other private group entity ☐ Government

4a. Fees submitted: ☒ Issue Fee ☐ Publication Fee (if required)

4b. Method of Payment: *(Please first reapply any previously paid fee shown above)*

☒ Electronic Payment via Patent Center or EFS-Web ☐ Enclosed check ☐ Non-electronic payment by credit card (Attach form PTO-2038)

☒ The Director is hereby authorized to charge the required fee(s), any deficiency, or credit any overpayment to Deposit Account No. 50-4181

5. **Change in Entity Status** (from status indicated above)

☐ Applicant certifying micro entity status. See 37 CFR 1.29
NOTE: Absent a valid certification of Micro Entity Status (see forms PTO/SB/15A and 15B), issue fee payment in the micro entity amount will not be accepted at the risk of application abandonment.

☐ Applicant asserting small entity status. See 37 CFR 1.27
NOTE: If the application was previously under micro entity status, checking this box will be taken to be a notification of loss of entitlement to micro entity status.

☐ Applicant changing to regular undiscounted fee status.
NOTE: Checking this box will be taken to be a notification of loss of entitlement to small or micro entity status, as applicable.

NOTE: This form must be signed in accordance with 37 CFR 1.31 and 1.33. See 37 CFR 1.4 for signature requirements and certifications.

Authorized Signature /Jeffrey L. Costellia, Reg.#35483/ Date October 13, 2023

Typed or printed name Jeffrey L. Costellia Registration No. 35,483

SEG Solar, EX1018, Page 8

Electronic Acknowledgement Receipt

EFS ID:	48715357
Application Number:	17964190
International Application Number:	
Confirmation Number:	7994
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Customer Number:	22204
Filer:	Jeffrey Costellia/Charlotte Smith
Filer Authorized By:	Jeffrey Costellia
Attorney Docket Number:	084546-000033USD1
Receipt Date:	13-OCT-2023
Filing Date:	12-OCT-2022
Time Stamp:	08:54:45
Application Type:	Utility under 35 USC 111(a)

Payment information:

Submitted with Payment	no

File Listing:

Document Number	Document Description	File Name	File Size(Bytes)/ Message Digest	Multi Part /.zip	Pages (if appl.)
1	Issue Fee Payment (PTO-85B)	2023_10_13_Issue_Fee_Transmittal_084546_0033USD1.pdf	133499 fc9df3c43ff4e36d27364840b12e812e44ff346	no	1

Warnings:

Information:	
Total Files Size (in bytes):	133499

This Acknowledgement Receipt evidences receipt on the noted date by the USPTO of the indicated documents, characterized by the applicant, and including page counts, where applicable. It serves as evidence of receipt similar to a Post Card, as described in MPEP 503.

New Applications Under 35 U.S.C. 111

If a new application is being filed and the application includes the necessary components for a filing date (see 37 CFR 1.53(b)-(d) and MPEP 506), a Filing Receipt (37 CFR 1.54) will be issued in due course and the date shown on this Acknowledgement Receipt will establish the filing date of the application.

National Stage of an International Application under 35 U.S.C. 371

If a timely submission to enter the national stage of an international application is compliant with the conditions of 35 U.S.C. 371 and other applicable requirements a Form PCT/DO/EO/903 indicating acceptance of the application as a national stage submission under 35 U.S.C. 371 will be issued in addition to the Filing Receipt, in due course.

New International Application Filed with the USPTO as a Receiving Office

If a new international application is being filed and the international application includes the necessary components for an international filing date (see PCT Article 11 and MPEP 1810), a Notification of the International Application Number and of the International Filing Date (Form PCT/RO/105) will be issued in due course, subject to prescriptions concerning national security, and the date shown on this Acknowledgement Receipt will establish the international filing date of the application.

PART B - FEE(S) TRANSMITTAL

Complete and send this form, together with applicable fee(s), by mail or fax, or via EFS-Web.

By mail, send to: Mail Stop ISSUE FEE
Commissioner for Patents
P.O. Box 1450
Alexandria, Virginia 22313-1450

By fax, send to: (571)-273-2885

INSTRUCTIONS: This form should be used for transmitting the ISSUE FEE and PUBLICATION FEE (if required). Blocks 1 through 5 should be completed where appropriate. All further correspondence will be mailed to the current correspondence address as indicated unless corrected below or directed otherwise in Block 1, by (a) specifying a new correspondence address; and/or (b) indicating a separate "FEE ADDRESS" for maintenance fee notifications. **Because electronic patent issuance may occur shortly after issue fee payment, any desired continuing application should preferably be filed prior to payment of this issue fee in order not to jeopardize copendency.**

CURRENT CORRESPONDENCE ADDRESS (Note: Use Block 1 for any change of address)

22204 7590 07/14/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

OPAP LHDTSV-5 OCT 13 2023 PATENT & TRADEMARK OFFICE

Note: A certificate of mailing can only be used for domestic mailings of the Fee(s) Transmittal. This certificate cannot be used for any other accompanying papers. Each additional paper, such as an assignment or formal drawing, must have its own certificate of mailing or transmission.

Certificate of Mailing or Transmission

I hereby certify that this Fee(s) Transmittal is being deposited with the United States Postal Service with sufficient postage for first class mail in an envelope addressed to the Mail Stop ISSUE FEE address above, or being transmitted to the USPTO via EFS-Web or by facsimile to (571) 273-2885, on the date below.

(Typed or printed name)
(Signature)
(Date)

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

TITLE OF INVENTION: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

APPLN. TYPE	ENTITY STATUS	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	UNDISCOUNTED	$1200	$0.00	$1200.00	$0	10/16/2023

EXAMINER	ART UNIT	CLASS-SUBCLASS
MOWLA, GOLAM	1721	136-243000

1. Change of correspondence address or indication of "Fee Address" (37 CFR 1.363).

☐ Change of correspondence address (or Change of Correspondence Address form PTO/AIA/122 or PTO/SB/122) attached.

☐ "Fee Address" indication (or "Fee Address" Indication form PTO/AIA/47 or PTO/SB/47; Rev 03-02 or more recent) attached. **Use of a Customer Number is required.**

2. For printing on the patent front page, list
(1) The names of up to 3 registered patent attorneys or agents OR, alternatively,
(2) The name of a single firm (having as a member a registered attorney or agent) and the names of up to 2 registered patent attorneys or agents. If no name is listed, no name will be printed.

1 NIXON PEABODY LLP
2 Jeffrey L. Costellia
3

3. ASSIGNEE NAME AND RESIDENCE DATA TO BE PRINTED ON THE PATENT (print or type)

PLEASE NOTE: Unless an assignee is identified below, no assignee data will appear on the patent. If an assignee is identified below, the document must have been previously recorded, or filed for recordation, as set forth in 37 CFR 3.11 and 37 CFR 3.81(a). Completion of this form is NOT a substitute for filing an assignment.

(A) NAME OF ASSIGNEE (B) RESIDENCE: (CITY and STATE OR COUNTRY)

1. Shanghai Jinko Green Energy Enterprise Management Co., Ltd. Shanghai, China
2. Zhejiang Jinko Solar Co., Ltd. Haining, China

Please check the appropriate assignee category or categories (will not be printed on the patent) : ☐ Individual ☒ Corporation or other private group entity ☐ Government

4a. Fees submitted: ☒ Issue Fee ☐ Publication Fee (if required)

4b. Method of Payment: *(Please first reapply any previously paid fee shown above)*

☒ Electronic Payment via Patent Center or EFS-Web ☐ Enclosed check ☐ Non-electronic payment by credit card (Attach form PTO-2038)

☒ The Director is hereby authorized to charge the required fee(s), any deficiency, or credit any overpayment to Deposit Account No. 50-4181

5. **Change in Entity Status** (from status indicated above)

☐ Applicant certifying micro entity status. See 37 CFR 1.29

NOTE: Absent a valid certification of Micro Entity Status (see forms PTO/SB/15A and 15B), issue fee payment in the micro entity amount will not be accepted at the risk of application abandonment.

☐ Applicant asserting small entity status. See 37 CFR 1.27

NOTE: If the application was previously under micro entity status, checking this box will be taken to be a notification of loss of entitlement to micro entity status.

☐ Applicant changing to regular undiscounted fee status.

NOTE: Checking this box will be taken to be a notification of loss of entitlement to small or micro entity status, as applicable.

NOTE: This form must be signed in accordance with 37 CFR 1.31 and 1.33. See 37 CFR 1.4 for signature requirements and certifications.

Authorized Signature /Jeffrey L. Costellia, Reg.#35483/ Date October 13, 2023

Typed or printed name Jeffrey L. Costellia Registration No. 35,483

PTOL-85 Part B (08-18) Approved for use through 01/31/2020 OMB 0651-0033 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

22204 7590 08/30/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

EXAMINER	
MOWLA, GOLAM	

ART UNIT	PAPER NUMBER
1721	

NOTIFICATION DATE	DELIVERY MODE
08/30/2023	ELECTRONIC

Please find below and/or attached an Office communication concerning this application or proceeding.

The time period for reply, if any, is set in the attached communication.

Notice of the Office communication was sent electronically on above-indicated "Notification Date" to the following e-mail address(es):

ipairlink@nixonpeabody.com
nppatent@nixonpeabody.com

Corrected ***Notice of Allowability***	**Application No.** 17/964,190	**Applicant(s)** YU et al.	
	Examiner GOLAM MOWLA	**Art Unit** 1721	**AIA (FITF) Status** Yes

-- The MAILING DATE of this communication appears on the cover sheet with the correspondence address--

All claims being allowable, PROSECUTION ON THE MERITS IS (OR REMAINS) CLOSED in this application. If not included herewith (or previously mailed), a Notice of Allowance (PTOL-85) or other appropriate communication will be mailed in due course. **THIS NOTICE OF ALLOWABILITY IS NOT A GRANT OF PATENT RIGHTS.** This application is subject to withdrawal from issue at the initiative of the Office or upon petition by the applicant. See 37 CFR 1.313 and MPEP 1308.

1. ☑ This communication is responsive to 08/24/2023.
   ☐ A declaration(s)/affidavit(s) under **37 CFR 1.130(b)** was/were filed on _____.

2. ☐ An election was made by the applicant in response to a restriction requirement set forth during the interview on _____; the restriction requirement and election have been incorporated into this action.

3. ☑ The allowed claim(s) is/are See Continuation Sheet . As a result of the allowed claim(s), you may be eligible to benefit from the **Patent Prosecution Highway** program at a participating intellectual property office for the corresponding application. For more information, please see **http://www.uspto.gov/patents/init_events/pph/index.jsp** or send an inquiry to **PPHfeedback@uspto.gov.**

4. ☑ Acknowledgment is made of a claim for foreign priority under 35 U.S.C. § 119(a)-(d) or (f).

   Certified copies:

   a) ☑ All b) ☐ Some* c) ☐ None of the:

   1. ☑ Certified copies of the priority documents have been received.
   2. ☐ Certified copies of the priority documents have been received in Application No. _____ .
   3. ☐ Copies of the certified copies of the priority documents have been received in this national stage application from the International Bureau (PCT Rule 17.2(a)).

   * Certified copies not received: _____ .

Applicant has THREE MONTHS FROM THE "MAILING DATE" of this communication to file a reply complying with the requirements noted below. Failure to timely comply will result in ABANDONMENT of this application.
THIS THREE-MONTH PERIOD IS NOT EXTENDABLE.

5. ☐ CORRECTED DRAWINGS (as "replacement sheets") must be submitted.
   ☐ including changes required by the attached Examiner's Amendment / Comment or in the Office action of Paper No./Mail Date _____ .

   Identifying indicia such as the application number (see 37 CFR 1.84(c)) should be written on the drawings in the front (not the back) of each sheet. Replacement sheet(s) should be labeled as such in the header according to 37 CFR 1.121(d).

6. ☐ DEPOSIT OF and/or INFORMATION about the deposit of BIOLOGICAL MATERIAL must be submitted. Note the attached Examiner's comment regarding REQUIREMENT FOR THE DEPOSIT OF BIOLOGICAL MATERIAL.

Attachment(s)

1. ☐ Notice of References Cited (PTO-892)
2. ☑ Information Disclosure Statements (PTO/SB/08), Paper No./Mail Date 08/24/2023.
3. ☐ Examiner's Comment Regarding Requirement for Deposit of Biological Material _____.
4. ☐ Interview Summary (PTO-413), Paper No./Mail Date. _____.
5. ☐ Examiner's Amendment/Comment
6. ☑ Examiner's Statement of Reasons for Allowance
7. ☐ Other _____.

/GOLAM MOWLA/
Primary Examiner, Art Unit 1721

Continuation of 3. The allowed claim(s) is/are: 1-7,9,11-12,14,18 and 20-27

DETAILED ACTION

Notice of Pre-AIA or AIA Status

1. The present application, filed on or after March 16, 2013, is being examined under the first inventor to file provisions of the AIA.

Information Disclosure Statement

2. The information disclosure statement (IDS) submitted on 08/24/2023 was filed after the mailing date of the Notice of Allowance on 07/14/2023. The submission is in compliance with the provisions of 37 CFR 1.97. Accordingly, the information disclosure statement is being considered by the examiner.

Status of the Rejections

3. Due to Applicant's filing of TD, the double patenting rejections from the previous Office Action is withdrawn. Claims 1-7, 9, 11-12, 14, 18 and 20-27 are allowable over the art of record.

Reasons for Allowance

4. The following is an examiner's statement of reasons for allowance: WO 2016/129481 A1 to Sakai et al. is the closest prior art. Sakai discloses an optoelectric transducer 10 which functions as a solar cell (refer to paragraph [0025]-[0112], [0224], and Fig.1 A-5), consist of a n type single crystal silicon substrate, and (refer to paragraph [0028]) with the semiconductor substrate 1 which has texture structure on a rear face, consist of silicon nitride and (refer to

paragraph [0029] and [0039]) with the antireflection layer 2 of the aforementioned semiconductor substrate 1 which is placed in front, and placed between the aforementioned antireflection layer 2 and a light receiving surface, and (refer to paragraph [0039]) with the amorphous semiconductor layer which improves the passivation nature of a light receiving surface, it consists of an oxide of silicon and is placed on the aforementioned texture structure in the rear face of the aforementioned semiconductor substrate 1, (Refer to paragraph [0030] and [0041]-[0042]) with the passivation film 3 which has the film thickness which can tunnel a carrier, (Refer to paragraph [0031] and [0043]) with the n type amorphous semiconductor layer 4 which is placed at the surface of the aforementioned passivation film 3, it is placed at the surface of the aforementioned n type amorphous semiconductor layer 4, and the protective film 8 which has the passivation nature to the aforementioned n type amorphous semiconductor layer 4, and the aforementioned optoelectric transducer 10 including (paragraph [0038] and refer to [0078]) are described. The textured structure is pyramid form and truncated four-sided pyramidical rugged structure and an actual texture is shown in Fig. 2 about the aforementioned texture structure at paragraph [0045]-[0047] of Sakai, which shows multiple unevenness with sizes or various form is formed. Sakai further discloses that in paragraph [0028] that the size of a texture is less than 15 micrometers.

However, Sakai does not clearly show among the overlapping unevenness about the distance of the top face of an outermost protruding part, and the top face of the protruding part which adjoins it.

Any comments considered necessary by applicant must be submitted no later than the payment of the issue fee and, to avoid processing delays, should preferably accompany the issue

fee. Such submissions should be clearly labeled "Comments on Statement of Reasons for Allowance."

Correspondence/Contact Information

Any inquiry concerning this communication or earlier communications from the examiner should be directed to GOLAM MOWLA whose telephone number is (571)270-5268. The examiner can normally be reached on M-Th, 7am - 4pm.

Examiner interviews are available via telephone, in-person, and video conferencing using a USPTO supplied web-based collaboration tool. To schedule an interview, applicant is encouraged to use the USPTO Automated Interview Request (AIR) at http://www.uspto.gov/interviewpractice.

If attempts to reach the examiner by telephone are unsuccessful, the examiner's supervisor, Allison Bourke can be reached on 303-297-4684. The fax phone number for the organization where this application or proceeding is assigned is 571-273-8300.

Information regarding the status of an application may be obtained from the Patent Application Information Retrieval (PAIR) system. Status information for published applications may be obtained from either Private PAIR or Public PAIR. Status information for unpublished applications is available through Private PAIR only. For more information about the PAIR system, see https://ppair-my.uspto.gov/pair/PrivatePair. Should you have questions on access to the Private PAIR system, contact the Electronic Business Center (EBC) at 866-217-9197 (toll-free). If you would like assistance from a USPTO Customer Service Representative or access to

the automated information system, call 800-786-9199 (IN USA OR CANADA) or 571-272-1000.

/GOLAM MOWLA/
Primary Examiner, Art Unit 1721

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	**Art Unit**
	GOLAM MOWLA	1721

CPC						
Symbol					**Type**	**Version**
H01L	/	31	/	1868	F	2013-01-01
H01L	/	31	/	02366	I	2013-01-01
H01L	/	31	/	03685	I	2013-01-01
H01L	/	31	/	068	I	2013-01-01
H01L	/	31	/	1824	I	2013-01-01

CPC Combination Sets							
Symbol					**Type**	**Set**	**Ranking**	**Version**
	/		/					

NONE		**Total Claims Allowed:**	
(Assistant Examiner)	(Date)	20	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	28 August 2023	O.G. Print Claim(s)	O.G. Print Figure
(Primary Examiner)	(Date)	Claim 1	Fig. 1

U.S. Patent and Trademark Office — Part of Paper No.: 20230828

SEG Solar, EX1018, Page 19

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	**Art Unit**
	GOLAM MOWLA	1721

INTERNATIONAL CLASSIFICATION				
CLAIMED				
H01L31/0236	/	31	/	0236
H01L31/0368	/	31	/	0368
H01L31/068	/	31	/	068

NON-CLAIMED				
	/		/	

US ORIGINAL CLASSIFICATION	
CLASS	**SUBCLASS**

CROSS REFERENCES(S)						
CLASS	**SUBCLASS (ONE SUBCLASS PER BLOCK)**					

NONE (Assistant Examiner) (Date)	**Total Claims Allowed:** 20	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721 (Primary Examiner) 28 August 2023 (Date)	O.G. Print Claim(s) Claim 1	O.G. Print Figure Fig. 1

U.S. Patent and Trademark Office Part of Paper No.: 20230828

SEG Solar, EX1018, Page 20

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

☐ Claims renumbered in the same order as presented by applicant ☐ CPA ☑ T.D. ☐ R.1.47

CLAIMS

Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original
1	1		10		19										
2	2	9	11	13	20										
3	3	10	12	14	21										
4	4		13	15	22										
5	5	11	14	16	23										
6	6		15	17	24										
7	7		16	18	25										
	8		17	19	26										
8	9	12	18	20	27										

NONE		**Total Claims Allowed:**	
(Assistant Examiner)	(Date)	20	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	28 August 2023	O.G. Print Claim(s)	O.G. Print Figure
(Primary Examiner)	(Date)	Claim 1	Fig. 1

U.S. Patent and Trademark Office — Part of Paper No.: 20230828

SEG Solar, EX1018, Page 21

Search Notes	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

CPC - Searched*		
Symbol	**Date**	**Examiner**
H01L31/02366,03685,068,1824,1868.cpc.	12/15/2022	gm
H01L31/02366,03685,068,1824,1868.cpc.	03/06/2023	gm
H01L31/02366,03685,068,1824,1868.cpc.	03/31/2023	gm
H01L31/02366,03685,068,1824,1868.cpc.	05/08/2023	gm
H01L31/02366,03685,068,1824,1868.cpc.	08/28/2023	gm

CPC Combination Sets - Searched*		
Symbol	**Date**	**Examiner**

US Classification - Searched*			
Class	**Subclass**	**Date**	**Examiner**

* See search history printout included with this form or the SEARCH NOTES box below to determine the scope of the search.

Search Notes		
Search Notes	**Date**	**Examiner**
PE2E Search - CPC with keywords	12/15/2022	gm
Inventor and Assignee Search - PALM and PE2E	12/15/2022	gm
PE2E Search - CPC with keywords	03/06/2023	gm
PE2E Search - CPC with keywords	03/31/2023	gm
PE2E Search - CPC with keywords	05/08/2023	gm
PE2E Search - CPC with keywords	07/01/2023	gm
PE2E Search - CPC with keywords	08/28/2023	gm

/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	

Search Notes	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

Interference Search			
US Class/CPC Symbol	**US Subclass/CPC Group**	**Date**	**Examiner**
	H01L 31/02366,03685,068,1824,1868	03/06/2023	gm
	H01L 31/02366,03685,068,1824,1868	03/31/2023	gm
	H01L 31/02366,03685,068,1824,1868	05/08/2023	gm
	H01L 31/02366,03685,068,1824,1868	07/01/2023	gm
	H01L 31/02366,03685,068,1824,1868	08/28/2023	gm

/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	

Substitute for form 1449A/PTO

INFORMATION DISCLOSURE STATEMENT BY APPLICANT

(Use as many sheets as necessary))

Sheet 1 of 1

Complete if Known	
Application Number	17/964,190
Filing Date	October 12, 2022
First Named Inventor	Kun **YU** et al.
Art Unit	1721
Examiner Name	Golam Mowla
Attorney Docket Number	084546-000033USD1

U.S. PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	U.S. Patent Document: Number - Kind Code[2] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			

FOREIGN PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	Foreign Patent Document: Country Code[3] Number[4] Kind Code[5] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Application of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear	T[6]
		KR 2012-0080583	07-17-2012			AB

OTHER PRIOR ART – NON PATENT LITERATURE DOCUMENTS

Examiner Initials*	Cite No.[1]	Include name of the author (in CAPITAL LETTERS), title of the article (when appropriate), title of the item (book, magazine, journal, serial, symposium, catalog, etc.), date, page(s), volume-issue number(s), publisher, city and/or country where published.	T[2]
		U.S. Office Action (Application No. 18/071,430) mailed 06-30-2023, (8 pages).	Eng.

Examiner Signature	/GOLAM MOWLA/	Date Considered	08/28/2023

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

[1] Applicant's unique citation designation number (optional). [2] See Kinds Codes of USPTO Patent Documents at www.uspto.gov or MPEP 901.04. [3] Enter Office that issued the document, by the two-letter code (WIPO Standard ST.3). [4] For Japanese patent documents, the indication of the year of the reign of the Emperor must precede the serial number of the patent document. [5] Kind of document by the appropriate symbols as indicated on the document under WIPO Standard ST.16 if possible. [6] Applicant is to place a check mark here if English language Translation is attached.

[1] Applicant's unique citation designation number (optional). [2] Applicant is to place a check mark here if English language Translation is attached.

4871-5135-2433.1

ALL REFERENCES CONSIDERED EXCEPT WHERE LINED THROUGH. /G.M/

PE2E SEARCH - Search History (Prior Art)

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	British Equivalents	Time Stamp
L51	339	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square$)	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/08/28 01:58 PM

PE2E SEARCH - Search History (Interference)

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	British Equivalents	Time Stamp
N38	50	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square$)	(US-PGPUB; USPAT)	OR	ON	ON	2023/08/28 02:02 PM

Substitute for form 1449A/PTO

INFORMATION DISCLOSURE STATEMENT BY APPLICANT

(Use as many sheets as necessary))

Sheet	1	of	1

Complete if Known	
Application Number	17/964,190
Filing Date	October 12, 2022
First Named Inventor	Kun **YU** et al.
Art Unit	1721
Examiner Name	Golam Mowla
Attorney Docket Number	084546-000033USD1

U.S. PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	U.S. Patent Document: Number - Kind Code[2] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			

FOREIGN PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	Foreign Patent Document: Country Code[3] Number[4] Kind Code[5] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Application of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear	T[6]
		KR 2012-0080583	07-17-2012			AB

OTHER PRIOR ART – NON PATENT LITERATURE DOCUMENTS

Examiner Initials*	Cite No.[1]	Include name of the author (in CAPITAL LETTERS), title of the article (when appropriate), title of the item (book, magazine, journal, serial, symposium, catalog, etc.), date, page(s), volume-issue number(s), publisher, city and/or country where published.	T[2]
		U.S. Office Action (Application No. 18/071,430) mailed 06-30-2023, (8 pages).	Eng.

Examiner Signature		Date Considered	

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

[1] Applicant's unique citation designation number (optional). [2] See Kinds Codes of USPTO Patent Documents at www.uspto.gov or MPEP 901.04. [3] Enter Office that issued the document, by the two-letter code (WIPO Standard ST.3). [4] For Japanese patent documents, the indication of the year of the reign of the Emperor must precede the serial number of the patent document. [5] Kind of document by the appropriate symbols as indicated on the document under WIPO Standard ST.16 if possible. [6] Applicant is to place a check mark here if English language Translation is attached.

[1] Applicant's unique citation designation number (optional). [2] Applicant is to place a check mark here if English language Translation is attached.

Espacenet

Bibliographic data: KR20120080583 (A) — 2012-07-17

SOLAR CELL AND METHOD FOR MANUFACTURING SUCH A SOLAR CELL

Inventor(s): GEERLIGS LAMBERT JOHAN [NL]; LI GAOFEI [CN]; BARTON PAUL CORNELIS [IE]; NABER RONALD CORNELIS GERARD [NL]; STASSEN ARNO FERDINAND [NL]; HU ZHIYAN [CN] ± (GEERLIGS LAMBERT JOHAN, ; LI GAOFEI, ; BARTON PAUL CORNELIS, ; NABER RONALD CORNELIS GERARD, ; STASSEN ARNO FERDINAND, ; HU ZHIYAN, ; 기를링스, 램버트, 요한, ; 리, 가오페이, ; 바튼, 폴, 코넬리스, ; 나베르, 호날드, 코넬리스, 제라드, ; 스타센, 아르노, 페르디난드, ; 후, 지얀)

Applicant(s): STICHTING ENERGIE [NL] ± (STICHTING ENERGIEONDERZOEK CENTRUM NEDERLAND, ; 쉬티흐팅크 에네르지온데르조크 센트룸 네델란드)

Classification: - international: ***H01L31/0236; H01L31/042; H01L31/18***
- cooperative: **H01L31/02167 (KR); H01L31/02363 (EP, KR, US); H01L31/068 (KR); H01L31/18 (EP, KR, US);** Y02E10/50 (KR, US); Y02E10/547 (EP); Y02E10/548 (EP)

Application number: KR20127007655 20100824 Global Dossier


Priority number(s): NL20092003390 20090825 ; WO2010NL50531 20100824

Also published as: AU2010287046 (A1) AU2010287046 (A2) AU2010287046 (B2) AU2010287047 (A1) CN102484168 (A) more

Abstract not available for KR20120080583 (A)
Abstract of corresponding document: WO2011025371 (A1)

A method (100; 100a; 100b; 100c) for manufacturing a solar cell from a semiconductor substrate (1) of a first conductivity type, the semiconductor substrate having a front surface (2) and a back surface (3). The method includes in a sequence: texturing (102) the front surface to create a textured front surface (2a); creating (103) by diffusion of a dopant of the first conductivity type a first conductivity-type doped layer (2c) in the textured front surface and a back surface field layer (4) of the first conductivity type in the back surface; removing (105; 104a) the first conductivity-type doped layer from the textured front surface by an etching process

Fig 16



adapted for retaining texture of the textured front surface; creating (106) a layer of a second conductivity type (6) on the textured front surface by diffusion of a dopant of the second conductivity type into the textured front surface.

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2012-0080583
(43) 공개일자 2012년07월17일

(51) 국제특허분류(Int. Cl.)
H01L 31/042 (2006.01) *H01L 31/0236* (2006.01)
H01L 31/18 (2006.01)
(21) 출원번호 10-2012-7007655
(22) 출원일자(국제) 2010년08월24일
심사청구일자 없음
(85) 번역문제출일자 2012년03월23일
(86) 국제출원번호 PCT/NL2010/050531
(87) 국제공개번호 WO 2011/025372
국제공개일자 2011년03월03일
(30) 우선권주장
2003390 2009년08월25일 네덜란드(NL)

(71) 출원인
쉬티흐팅크 에네르지온데르조크 센트룸 네덜란드
네덜란드, 엔엘-1755 엘이 패턴 베스터듀인베그 3
(72) 발명자
기를링스, 램버트, 요한
네덜란드, 엔엘-1755 엘이 패턴, 베스터듀인베그 3
리, 가오페이
네덜란드, 엔엘-1755 엘이 패턴, 베스터듀인베그 3
(뒷면에 계속)
(74) 대리인
특허법인씨엔에스


전체 청구항 수 : 총 38 항

(54) 발명의 명칭 **태양 전지 및 이의 제조방법**

(57) 요 약

본 발명은 앞면(2) 및 뒷면(3)을 갖는 제1 전도형 반도체 기판(1)으로부터 태양전지를 제조하는 방법에 관한 것이다. 상기 방법은 앞면을 텍스쳐링(texturing)하여 텍스쳐화된 앞면(2a)을 형성하는 단계(102); 제1 전도형 도펀트의 확산에 의해 제1 전도형 도핑층(2c)을 텍스쳐화된 앞면에 형성하고, 제1 전도형의 후면전계층(4)을 뒷면에 형성하는 단계(103); 상기 텍스쳐화된 앞면의 텍스쳐를 유지하기에 적합한(adapted) 에칭 공정에 의해 상기 제1 전도형 도핑층을 텍스쳐화된 앞면으로부터 제거하는 단계(105; 104a); 및 상기 텍스쳐화된 앞면으로 제2 전도형 도펀트를 확산시켜 상기 텍스쳐화된 앞면 상에 제2 전도형 층(6)을 형성하는 단계를 포함한다.

대 표 도 - 도16



SEG Solar, EX1018, Page 29

(72) 발명자

바튼, 폴, 코넬리스

네덜란드, 엔엘-1755 엘이 패턴, 베스터듀인베그 3

나베르, 호날드, 코넬리스, 제라드

네덜란드, 엔엘-1755 엘이 패턴, 베스터듀인베그 3

스타센, 아르노, 페르디난드

네덜란드, 엔엘-1755 엘이 패턴, 베스터듀인베그 3

후, 지얀

네덜란드, 엔엘-1755 엘이 패턴, 베스터듀인베그 3

SEG Solar, EX1018, Page 30

특허청구의 범위

청구항 1

앞면을 텍스처링(texturing)하여 텍스처화된 앞면을 형성하고, 뒷면을 텍스처링하여 텍스처화된 뒷면을 형성하는 단계;

에칭을 수행하여 텍스처화된 뒷면을 부분적으로 스무딩(smoothening) 하고 임의로 텍스처화된 앞면을 부분적으로 스무딩(smoothening) 하는 단계;

제1 전도형 도펀트를 확산시켜 뒷면에 제1 전도형의 후면전계(BSF, back-surface field)층을 형성하는 단계; 및

상기 텍스처화된 앞면으로 제2 전도형 도펀트를 확산시켜, 상기 텍스처화된 앞면에 제2 전도형 층을 형성하는 단계

를 포함하는, 앞면 및 뒷면을 갖는 제1 전도형(conductivity type) 반도체 기판으로부터 태양전지를 제조하는 방법.

청구항 2

제1항에 있어서, 상기 앞면을 텍스처링(texturing)하여 텍스처화된 앞면을 형성하는 단계는 상기 뒷면을 텍스처링하여 텍스처화된 뒷면을 형성하는 단계를 포함하는 방법.

청구항 3

제1항 또는 제2항에 있어서, 상기 앞면을 텍스처링(texturing)하고 뒷면을 텍스처링하는 단계는 앞면에 포함되는 피라미드 형태 및 뒷면에 포함되는 피라미드 형태를 형성하는 단계를 포함하는 방법.

청구항 4

제3항에 있어서, 상기 부분적인 스무딩은 피라미드 형태 사이의 중간 골을 넓혀서 50-2000nm 범위로부터 선택되는 폭을 갖는 골을 제공하는 단계를 포함하는 방법.

청구항 5

제3항 또는 제4항에 있어서, 상기 부분적 스무딩은 피라미드 형태 사이의 중간 골을 라운딩하여(rounding) 25-1000nm 범위로부터 선택되는 반경의 곡률(curvature)을 갖는 골을 제공하는 단계를 포함하는 방법.

청구항 6

제1항 내지 제5항 중 어느 한 항에 있어서, 실리콘 질화물, 실리콘 산화물, 실리콘 카바이드, 알루미늄 산화물, 및 임의의 다른 재료로 이루어진 그룹으로부터 선택된 패시베이션층을 한쪽 또는 양쪽의 도핑 층 상에 형성하는 단계를 추가로 포함하는 방법.

청구항 7

제7항에 있어서, 상기 패시베이션층은 플라즈마 향상 화학 기상증착, 저압 화학 기상증착, 상압 화학 기상증착, 스퍼터링, 원자층 증착, 및 습식 화학 산화로 이루어진 그룹으로부터 선택되는 하나 이상의 기술에 의해

SEG Solar, EX1018, Page 31

형성되는 방법.

청구항 8

제1항 내지 제7항 중 어느 한 항에 있어서,

앞면을 텍스처링(texturing)하여 텍스처화된 앞면을 형성하고, 뒷면을 텍스처링하여 텍스처화된 뒷면을 형성하는 단계;

텍스처화된 뒷면을 부분적으로 스무딩(smoothening)하고 임의로 텍스처화된 앞면을 부분적으로 스무딩(smoothening)하는 단계;

제1 전도형 도펀트를 확산시켜 뒷면에 제1 전도형의 후면전계(BSF, back-surface field)층을 형성하고, 텍스처화된 앞면에 제1 전도형의 도핑층을 형성하는 단계;

상기 텍스처화된 앞면의 텍스처를 유지하기에 적합한(adapted) 에칭에 의해 상기 제1 전도형 도핑층을 상기 텍스처화된 앞면으로부터 제거하는 단계; 및

상기 텍스처화된 앞면으로 제2 전도형 도펀트를 확산시켜 상기 텍스처화된 앞면에 제2 전도형 층을 형성하는 단계

를 포함하는 방법.

청구항 9

제8항에 있어서, 제1 전도형 도펀트가 확산하는 동안, 제1 전도형의 전구체로부터, 반도체 기판의 도펀트 공급원으로 작용하는, 도펀트를 포함하는 글래시층을 상기 앞면 및 뒷면 상에 형성하는 단계를 포함하는 방법.

청구항 10

제9항에 있어서, 상기 텍스처화된 앞면으로부터 상기 제1 전도형 도핑층을 제거하기 전에 상기 앞면 및 상기 뒷면으로부터 도펀트 함유 글래시층을 제거하는 단계를 포함하는 방법.

청구항 11

제9항에 있어서, 단면 에칭 공정에서, 상기 제1 전도형 도핑층을 상기 텍스처화된 제1 앞면으로부터 제거하는 동안, 상기 도펀트 함유 글래시층을 상기 앞면으로부터 제거하는 단계를 포함하는 방법.

청구항 12

제11항에 있어서, 단면 에칭 공정에서, 도펀트 함유 글래시층을 상기 앞면으로부터 제거하고, 상기 제1 전도형 도핑층을 상기 텍스처화된 앞면으로부터 제거한 후, 상기 도펀트 함유 글래시층을 뒷면으로부터 제거하는 단계를 포함하는 방법.

청구항 13

제9항에 있어서, 상기 제1 전도형 도핑층을 상기 텍스처화된 앞면으로부터 제거하는 단계에 선행하여:

상기 도펀트 함유 글래시층을 상기 앞면 및 뒷면으로부터 제거하는 단계; 및

상기 후면전계층에 보호층을 형성하는 단계

를 포함하는 방법.

SEG Solar, EX1018, Page 32

청구항 14

제11항에 있어서, 제1 전도형 도핑층을 텍스쳐화된 앞면에 형성하고 제1전도형 후면전계층을 뒷면에 형성하는 단계 후:

단면 에칭공정에서, 상기 제1 전도형 도핑층을 상기 텍스쳐화된 앞면으로부터 제거하는 동안, 상기 도펀트 함유 글래시층을 상기 앞면으로부터 제거하기 전에, 상기 후면전계층에 보호층을 형성하는 단계

를 포함하는 방법.

청구항 15

제14항에 있어서, 단면 에칭 공정에서, 상기 도펀트 함유 글래시층을 상기 앞면으로부터 제거한 후, 상기 제1 전도형 도핑층을 상기 텍스쳐화된 앞면으로부터 제거하는 동안, 상기 텍스쳐화된 앞면에 제2 전도형 층의 형성에 선행하여:

상기 보호층 및 상기 도펀트 함유 글래시층을 상기 뒷면으로부터 제거하는 단계

를 포함하는 방법.

청구항 16

제13항 또는 제15항에 있어서, 상기 보호층은 알루미늄 산화물(Al_2O_3), 실리콘 질화물(SiN_x), 유전체 및 레지스트로 이루어진 그룹으로부터 선택된 적어도 하나의 재료를 함유하는 코팅층을 포함하는 방법.

청구항 17

제8항에 있어서, 상기 제1 전도형 도펀트의 확산에 의해 후면전계층을 형성하는 단계는 상기 뒷면을 높은 온도에서 제1 전도형 전구체에 노출하는 단계를 포함하는 방법.

청구항 18

제17항에 있어서, 상기 제 1 전도형의 전구체는 제1 전도형의 도펀트를 포함하며, 상기 전구체는 기체 전구체, 액체 전구체, 페이스트 전구체 및 플라즈마 전구체로부터 선택되는 방법.

청구항 19

제1항 내지 제18항 중 어느 한 항에 있어서, 상기 제1 전도형 도펀트의 확산은 텍스쳐화된 앞면의 제1 전도형 도핑층의 두께를 0.7 미크론 이하로 형성하기에 최적화된 방법.

청구항 20

제1항 내지 제19항 중 어느 한 항에 있어서, 상기 제1 전도형 도펀트의 확산은 텍스쳐화된 앞면의 제1 전도형 도핑층의 두께를 0.3 미크론 이하로 형성하기에 최적화된(optimized) 방법.

청구항 21

제1항 내지 제20항 중 어느 한 항에 있어서, 제2 전도형 도펀트를 확산시켜 상기 제2 전도형 층을 텍스쳐화된

SEG Solar, EX1018, Page 33

앞면에 형성하는 단계는 상기 텍스쳐화된 앞면을 높은 온도에서 제2 전도형 전구체에 노출하는 단계를 포함하는 방법.

청구항 22

제21항에 있어서, 상기 제2 전도형 전구체는 기체 전구체이고, 상기 기체 전구체는 제2 전도형의 도펀트를 포함하는 방법.

청구항 23

제1항 내지 제22항 중 어느 한 한에 있어서, 상기 제 1 전도형은 n-형이고 상기 제2 전도형은 p-형이거나, 또는 상기 제1 전도형은 p-형이고 상기 제2 전도형은 n-형인 방법.

청구항 24

제21항에 있어서, 상기 제1 전도형 도핑층의 두께는 상기 텍스쳐화된 앞면의 텍스쳐 특징(texture feature)의 평균 높이 미만인 방법.

청구항 25

제24항에 있어서, 상기 텍스쳐화된 앞면의 텍스쳐 특징의 평균 높이는 적어도 약 2 미크론이고 상기 제1 전도형 도핑층의 두께는 약 0.7 미크론 이하인 방법.

청구항 26

제24항에 있어서, 상기 텍스쳐화된 앞면의 텍스쳐 특징의 평균 높이는 적어도 약 2 미크론이고 상기 제1 전도형 도핑층의 두께는 약 0.3 미크론 이하인 방법.

청구항 27

제8항에 있어서, 상기 텍스쳐화된 앞면의 텍스쳐를 유지하기에 적합한(adapted) 에칭 단계는 에칭제를 이용한 단면 습식-화학 공정에 의해 수행되는 방법.

청구항 28

제1항 내지 제27항 중 어느 한 항에 있어서, 상기 부분적 스무딩은 에칭제를 이용하여 상기 텍스쳐화된 뒷면 및 임의로 상기 텍스쳐화된 앞면을 에칭하는 단계를 포함하는 방법.

청구항 29

제25항 또는 제26항에 있어서, 상기 에칭제는 상기 반도체 표면을 연마하기 위한 성분을 추가로 포함하는 방법.

청구항 30

제1항 내지 제29항 중 어느 한 항에 있어서, 상기 부분적 스무딩은 상기 텍스쳐화된 뒷면 및 임의로 상기 텍

SEG Solar, EX1018, Page 34

스처화된 앞면을 드라이 에칭하여 수행되는 방법.

청구항 31

제8항에 있어서, 상기 텍스처화된 앞면의 텍스처를 유지하기에 적합한(adapted) 에칭 단계는 드라이 에칭 방법에 의해 수행되는 방법.

청구항 32

제8항에 있어서, 상기 제1 전도형 도핑층을 상기 텍스처화된 앞면으로부터 제거하고 상기 도펀트 함유 글래시층을 상기 앞면으로부터 제거하는 단계는 상기 텍스처화된 앞면의 텍스처를 유지하기에 적합한(adapted) 에칭 단계 동안 수행되는 방법.

청구항 33

텍스처화된 앞면 및 텍스처화된 뒷면을 가지며, 상기 텍스처화된 앞면은 제2 전도형 도핑층을 포함하고, 상기 텍스처화된 뒷면은 제1 전도형 표면전계(surface field)층을 포함하며, 상기 텍스처화된 뒷면은 50-2000nm 범위로부터 선택되는 폭의 중간 골을 갖는 피라미드 형태를 포함하는 제1 전도형 반도체 기판.

청구항 34

제33항에 있어서, 25-1000nm 범위로부터 선택된 반경을 갖는 곡률의 골을 갖는 반도체 기판.

청구항 35

제33항 또는 제34항에 있어서, 상기 텍스처화된 앞면은 50-500nm 범위로부터 선택되는 폭의 중간 골을 갖는 피라미드 형태를 포함하는 반도체 기판.

청구항 36

제33항 또는 제34항에 있어서, 상기 텍스처화된 앞면은 25-250nm 범위로부터 선택된 반경을 갖는 곡률의 골을 갖는 반도체 기판.

청구항 37

제33항 내지 제36항 중 어느 한 항에 있어서, 상기 제1 전도형 표면전계층 및 상기 제2 전도형 도핑층 상에 패시베이션층을 추가로 포함하는 반도체 기판.

청구항 38

제37항에 있어서, 상기 패시베이션층은 실리콘 질화물, 실리콘 산화물, 실리콘 카바이드 및 알루미늄 산화물 중 하나 이상을 포함하는 반도체 기판.

명 세 서

기 술 분 야

[0001] 본 발명은 태양 전지에 관한 것이다. 또한 본 발명은 이러한 태양 전지를 제조하는 방법에 관한 것이다.

SEG Solar, EX1018, Page 35

배경기술

[0002] 이러한 태양 전지는 p-형 또는 n-형 계(base)의 태양 전지와 관련되어 있다.

[0003] 상기 태양 전지는 반도체 기판, 예를 들어 뒷면이 p-형 또는 n-형의 후면전계(BSF, back surface field) 층으로 덮여 있고, 앞면이 베이스층(base layer)과 반대 전도형(conductivity type)의 에미터층(emitter layer)으로 덮여있는 실리콘을 포함한다. 상기 기판의 앞면은 태양 전지를 사용하는 동안 광원을 향하도록 배치된다.

[0004] 선행기술에는, p-형 또는 n-형 후면전계층이, 예를 들어 스크린 프린팅 공정에 의해 제조된다(그러나 또한 $POCl_3$, 마주보는 (face-to-face) 관상로 확산, 스프레이 코팅, 스핀 코팅, 등도 사용될 수 있다.). 스크린 프린팅 과정 중, p-형 또는 n-형 요소를 도펀트 성분으로 포함하는 페이스트를 기판의 뒷면에 일방(one-sidedly) 프린팅한다. 그 후, 제1 확산 과정을 수행하고, 이 때 상기 프린트된 페이스트를 갖는 기판을 가열하여 p-형 또는 n- 형 성분을 기판으로 확산시켜 p-형 또는 n-형 BSF 층을 형성한다. 이러한 열처리는 전형적으로 인라인 확산로(inline diffusion furnace)에서 수행된다. 후속적으로, 앞면에 반대의 전도형 층이 제2 확산 공정에 의해 형성되며, 이는 제 2확산로에서 수행된다. 택일적으로, 상기 에미터층은 먼저 BSF 베이스층의 형성에 후속적으로 제조될 수 있다.

[0005] 선행기술의 제조 공정은 몇몇 단점을 가지고 있다. 뒷면에 상기 BSF 층을 형성하기 위한 스크린 프린팅 방법은 기생의(parasitic) 확산 또는 도펀트 공급원의 앞면으로의 번짐에 의해 기판 앞면에 오염을 유발할 수 있다. 상기 앞면에서 도펀트의 기생 확산은 에미터층에 대한 불균일한 도펀트 농도 프로파일을 형성하는 결과를 가져오며 이는 태양 전지의 효율에 불리한 영향을 미친다. 예를 들어, 션트(shunt) 또는 높은 역전류가 전형적인 영향이다. 나아가, 스크린 프린팅은 상대적으로 높은 기판의 파손 가능성에 의해 제조 공정의 수율을 감소시킨다.

[0006] 또한, 인을 n-형 도펀트로 사용하는 n-형 BSF 층에 있어서, 일방 확산은 기판으로부터 불순물의 수집 효율을 저하시키는 결과를 가져온다.

발명의 내용

해결하려는 과제

[0007] 본 발명의 목적은 상술한 단점을 극복 또는 감소시키는 p-형 또는 n-형 베이스(base)를 갖는 태양전지의 제조 방법을 제공하는 것이다.

과제의 해결 수단

[0008] 본 발명은 확산된 에미터 및/또는 확산된 BSF 및/또는 확산된 FSF를 갖는 텍스쳐화된 웨이퍼의 향상된 표면 패시베이션을 위한 구조 및 방법을 제공한다.

발명의 효과

[0009] 본 방법은 개별적인 태양전지 사이에 적은 편차를 갖는 향상된 제조 과정을 제공한다. 본 발명에 의하면 실리콘 기판의 일 표면으로부터 다른 표면으로, 특히 BSF 면으로부터 에미터 면으로의 기생 도핑(parasitic doping)(p-형 또는 n-형)이 방지된다. 또한, 스크린 프린팅 단계가 생략되며, 이는 파손에 의한 생산 손실을 감소시킨다. 나아가, 앞면 및 뒷면에서 인의 양면 확산이 가능하며, 이는 실리콘 기판으로부터 향상된 불순물 게터링(gettering)의 결과를 가져온다. 나아가, 확산된 후면전계층은 태양전지의 효율을 향상시킬 수 있다.

SEG Solar, EX1018, Page 36

도면의 간단한 설명

[0010] 도면을 참고하여 예시를 위해 본 발명의 구현을 기술할 것이며, 대응하는 참조 부호는 대응하는 부분을 나타낸다.

도 1은 본 발명의 제1 견지에 의한 태양전지의 제조 방법에 대한 흐름도를 나타낸 것이다.

도 2는 본 발명의 제2 견지에 의한 태양전지의 제조 방법에 대한 흐름도를 나타낸 것이다.

도 3은 본 발명의 제3 견지에 의한 태양전지의 제조 방법에 대한 흐름도를 나타낸 것이다.

도 4는 본 발명의 제4 견지에 의한 태양전지의 제조 방법에 대한 흐름도를 나타낸 것이다.

도 5는 태양전지의 제조를 위한 반도체의 단면을 나타낸 것이다.

도 6a, 6b는 본 발명의 방법의 다음 단계 후 태양전지의 단면을 나타낸 것이다.

도 7은 본 발명의 방법의 더 나아간 단계 후 태양전지의 단면을 나타낸 것이다.

도 8은 본 발명의 방법의 다음 단계 후 태양전지의 단면을 나타낸 것이다.

도 9는 본 발명의 방법의 후속적인 단계 후 태양전지의 단면을 나타낸 것이다.

도 10은 본 발명의 방법의 나아간 단계 후 태양전지의 단면을 나타낸 것이다.

도 11은 본 발명의 방법의 더 나아간 단계 후 태양전지의 단면을 나타낸 것이다.

도 12는 제 2 견지에 따른 본 발명의 방법의 더 나아간 단계 후 태양전지의 단면을 나타낸 것이다.

도 13은 제 2 견지에 따른 본 발명의 방법의 후속적인 단계 후 태양전지의 단면을 나타낸 것이다.

도 14는 제 3 견지에 따른 본 발명의 방법의 나아간 단계 후 태양전지의 단면을 나타낸 것이다.

도 15는 제 3 견지에 따른 본 발명의 방법의 다음 단계 후 태양전지의 단면을 나타낸 것이다.

도 16은 제 4 견지에 따른 본 발명의 방법의 나아간 단계 후 태양전지의 단면을 나타낸 것이다.

도 17은 제 4 견지에 따른 본 발명의 방법의 다음 단계 후 태양전지의 단면을 나타낸 것이다.

도 18은 제 4 견지에 따른 본 발명의 방법의 후속적인 단계 후 태양전지의 단면을 나타낸 것이다.

도 19a는 부분적 스무딩 후 보다 구체적인 표면 텍스쳐(이 경우 뒷면 3a)을 나타내며, 도 19b는 골의 폭 및 곡률에 대한 보다 자세한 설명을 나타내는 것이다.

도 20은 태양 전지를 제조하기 위한 택일적인 방법에 대한 흐름도를 묘사한 것이다.

도 21a-21d는 스무딩되지 않은(21a-21b) 및 스무딩된(21c-21d) 피라미드 텍스쳐의 SEM 사진을 나타내는 것이다.

발명을 실시하기 위한 구체적인 내용

[0011] 실리콘 웨이퍼에 기초한 고효율 실리콘 태양전지는 철저히 패시베이션(passivation) 된 웨이퍼 표면을 가질 것을 요구할 수 있다. 이와 같은 패시베이션을 위해, 웨이퍼의 표면들은 전형적으로 실리콘 질화물(silicon nitride)과 같은 유전체층에 의해 코팅된다.

[0012] 실리콘 웨이퍼에 기초한 고효율 실리콘 태양전지는 전형적으로 확산된(diffused) 에미터를 구비하며 또한 종종 확산된 BSF(back surface field) 또는 FSF(front surface field)층을 이들 표면의 영역에 구비한다. 예를 들어, 웨이퍼의 일 면은 거의 전부 에미터 층으로 덮일 수 있고, 다른 면은 거의 전부 BSF 층으로 덮일 수 있다. 이러한 층들은 금속 그리드와의 우수한 접촉을 제공하고, 표면 패시베이션을 제공 또는 향상시키기 위한 목적으로 제공된다. 가장 우수한 표면 패시베이션을 위해 이러한 확산층은 실리콘 질화물과 같은 적절한 유전층으로 코팅되어야 한다.

SEG Solar, EX1018, Page 37

[0013] 요약하면, 가장 우수한 패시베이션은 보통 확산층과 그 층 위의 적절한 유전(dielectric) 코팅의 결합에 의해 획득된다.

[0014] 확산 층 상에서 표면 패시베이션을 수행할 수 있는 것으로 알려진 유전 코팅은 질화규소, 열적 성장 산화물(thermally grown oxide), 알루미늄 산화물, 실리콘 카바이드 및 습식-화학적(wet-chemically) 성장 실리콘 산화물 및 실리콘 질화물의 적층체(stack)를 포함한다.

[0015] 실리콘 웨이퍼에 기초한 실리콘 태양 전지는 전형적으로 적어도 앞면이 텍스처화되어(textured) 빛 차단(light trapping)을 향상시킨다. 단결정(monocrystalline) 실리콘 셀에 대해서는, 예를 습식-화학적 알칼라인 에칭에 의해 획득되는 랜덤 피라미드 텍스쳐(texture) 또는 마스크된(masked) 알칼라인 에칭에 의해 획득되는 역 피라미드 텍스쳐가 산업적으로 많이 사용되는 텍스쳐이다. 다결정 실리콘 셀에 대해서는 예를 들어 습식-화학적 산 에칭에 의해 획득되는 이소텍스쳐(isotexture)가 산업적으로 많이 사용된다.

[0016] 이러한 실리콘 태양 전지의 뒤쪽 면은 텍스쳐화되거나 비텍스쳐화될 수 있다. 일반적으로 비텍스쳐화된(즉, 폴리싱된(polished) 것을 의미함) 뒷면은 빛 차단 및 패시베이션에 있어서 보다 바람직하지만, 현실적인 이유로 태양 전지의 앞면 및 뒷면은 종종 동시에 텍스쳐화되어(액상 용액 내 담금에 의해) 제조 공정을 통해 이들 양면이 모두 텍스쳐화된다. 제조 과정 중 몇몇 지점(양면을 모두 텍스쳐화한 후)에서 태양전지의 뒷면을 연마하는데 이용할 수 있는 상업적인 도구들이 있으며, 예를 들어 레나(Rena) 사로부터 획득할 수 있다. 이러한 도구는 상대적으로 많은 양의 실리콘을 뒷면으로부터 제거하여 공정의 비용을 증가시키고 시간을 소모시킨다. 태양전지의 앞면에 대해, 표면 패시베이션을 향상시키기 위한 텍스쳐의 제거는 유용한 공정이 아닐 수 있으며, 그 이유는 이러한 공정이 반사를 증가시켜 이에 따라 셀 효율을 감소시킬 수 있다.

[0017] 실리콘 웨이퍼에 기초한 실리콘 태양 전지의 특별한 유형은 산요(Sanyo) 사로부터 획득할 수 있는 HIT 셀과 같은 실리콘 헤테로접합(heterojunction) 태양전지이다. 이러한 태양전지는 확산층(diffused layer)을 포함하지 않는다. 표면은 비결정 실리콘 박층으로 덮여있고, 이는 상기 비정형 실리콘층 내 도핑에 의해 유발된 실리콘 웨이퍼 내의 밴드 벤딩(band bending), 및 비정형 실리콘의 최상부의 웨이퍼, 비정형 실리콘, 및 가능한 다른 층 사이의 밴드갭(bandgap) 및 일함수(work function) 차이에 의해, 에미터(emitter) 및 BSF뿐만 아니라 패시베이션 효과도 제공한다.

[0018] 산요는 특정한 라운딩(rounding)을 랜덤 피라미드 텍스쳐에 적용하는 경우, 특히 피라미드 사이 골의 약간의 라운딩(곡률 반경의 증가)은 후속적인 비정형 또는 비정질 실리콘층의 증착(deposition)에 의해 획득되는 패시베이션을 향상시키는 것으로 보고하였다(US6207890). 상기 향상된 패시베이션은 박막에 의헤 웨이퍼의 커버리지가 더욱 균일해지기 때문인 것으로 설명된다. 뇌샤텔(Neuchatel) 대학교는 비정형 실리콘층에 의한 패시베이션에 대한 피라미드 사이 골의 라운딩의 유리한 효과는 실리콘의 애피텍셜(epitaxial) 성장의 억제 때문인 것으로 보고하였다(WO2010/023318).

[0019] Chen 등(F. Chen 등, 4th World conference on photovoltaic energy conversion, 2006, page 1020)은 PECVD에 의해 증착된 실리콘 질화물에 의한 표면 패시베이션에 대해 에미터 또는 BSF 또는 FSF와 같은 도핑층이 없는 실리콘 웨이퍼의 랜덤 피라미드 텍스쳐의 라운딩의 이점에 대해 조사 및 보고하였으며, 패시베이션의 현저한 향상을 발견하지 못했다.

[0020] McIntosh 등(K.R.McIntosh 및 L.P.Johnson, J. Appl. Phys. 105, 124520-1(2009))는 열적 성장 실리콘 산화물을 갖는 표면 패시베이션에 대해 실리콘 웨이퍼의 랜덤 피라미드 텍스쳐의 라운딩의 이점에 대해 조사 및 보고하였다. 이들은 두꺼운 열적 산화물층의 패시베이션 품질에 대한 라운딩의 이점을 발견하였다(1100℃에서

SEG Solar, EX1018, Page 38

성장한 100nm 두께의 산화물). 그 이유는 라운딩이 실리콘으로부터 실리콘 산화물이 성장하는 동안의 부피 팽창에 의해 유발되는 결점의 발생을 감소시키기 때문이다. 그러나, 이러한 열적 산화물층의 성장은 높은 열적 부담을 요구할 수 있으며, 이는 웨이퍼의 품질, 수율, 및 제조 비용에 있어서 불리하다.

[0021] 본 발명의 목적은 상술한 단점을 극복 또는 감소시키는 p-형 또는 n-형 베이스(base)를 갖는 태양전지의 제조 방법을 제공하는 것이다.

[0022] 본 발명은 확산된 에미터 및/또는 확산된 BSF 및/또는 확산된 FSF를 갖는 텍스처화된 웨이퍼의 향상된 표면 패시베이션을 위한 구조 및 방법을 제공한다.

[0023] 상기 방법은 도핑층(doped layer)의 확산 전에 수행되는 실리콘 웨이퍼 텍스처의 라운딩 단계를 포함한다. 상기 방법은 얇은 유전체 필름에 의한 도핑층의 패시베이션을 포함한다. 상기 유전체 필름은 예를 들어 증착된 실리콘 질화물, 알루미늄 산화물, 또는 실리콘 질화물 또는 알루미늄 산화물의 증착된 박막을 갖는 매우 얇은 습식-화학적 성장 산화물의 적층체(stack)일 수 있다. 환산된 도핑층의 제조를 위한 방법은 열적 어닐링(anneal)에 후속적인 도펀트의 이식을 포함하는 것으로 이해되어야 한다.

[0024] 본 발명의 일 견지에 의하면, 본 발명의 목적은 제1 전도형(conductivity type) 반도체 기판으로서, 앞면 및 뒷면을 갖는 반도체 기판으로부터 태양전지를 제조하는 방법에 의해 획득되며, 상기 방법은 바람직하게는 하기의 단계를 포함한다:

[0025] 앞면을 텍스처링(texturing)하여 텍스처화된 앞면을 형성하고, 뒷면을 텍스처링하여 텍스처화된 뒷면을 형성하는 단계;

[0026] 에칭을 수행하여 텍스처화된 뒷면을 부분적으로 스무딩(smoothening) 하고 임의로 텍스처화된 앞면을 부분적으로 스무딩(smoothening) 하는 단계;

[0027] 제1 전도형 도펀트를 확산시켜 뒷면에 제1 전도형의 후면전계(BSF, back-surface field)층을 형성하고 임의로 텍스처화된 앞면에 제1 전도형 도핑층을 형성하는 단계;

[0028] 임의로 상기 텍스처화된 앞면의 텍스처를 유지하기에 적합한 에칭 공정에 의해 상기 제 1 전도형 도핑층을 텍스처화된 앞면으로부터 제거하는 단계; 및

[0029] 상기 텍스처화된 앞면으로 제2 전도형 도펀트를 확산시켜, 상기 텍스처화된 앞면에 제2 전도형 층을 형성하는 단계.

[0030] 유리하게 상기 방법은 개별적인 태양 전지 사이의 편차가 감소되는 향상된 제조 과공정을 제공한다: 상기 실리콘 기판의 일 면으로부터 다른 면으로, 특히 BSF 면으로부터 에미터 면까지의 기생(parasitic) 도핑(p-형 또는 n-형)이 상기 방법에 의해 용이하게 방지된다. 또한, 스크린 프링틴 단계가 생략되며, 이는 파손에 의한 생산량 손실을 감소시킨다. 나아가, 앞면 및 뒷면 모두에서 인의 양면 확산은 실리콘 기판으로부터 불순물 수집(gettering)의 향상을 가능하게 한다.

[0031] 부분적 스무딩(smoothening)은 HF 및/또는 HNO_3 함유 액체를 이용한 에칭에 의해 수행될 수 있다. 상기 부분적 스무딩은 예를 들어 약 50nm-2㎛의 평균 두께를 갖는 층을 제거하는 결과를 가져올 수 있다. 제거된 이와 같은 평균 두께는 예를 들어 부분적 스무딩 단계에 의한 웨이퍼의 총 질량의 변화로부터 결정될 수 있다.

[0032] 또한, 유리하게 상기 방법은 이러한 표면의 텍스처 특징이 (약간이라도) 스무스하게(smoothened) 되는 경우, 도핑층을 갖는 표면의 향상된 표면 패시베이션에 의해 태양 전지의 보다 높은 효율을 가져올 수 있다. 이렇게 향상된 표면 패시베이션은 특히 예를 들어 PECVD(plasma enhanced chemical vapour deposition)에 의해 증착

SEG Solar, EX1018, Page 39

된 실리콘 질화물, 습식 화학적 성장 실리콘 산화물 및 (PECVD) 실리콘 질화물의 적층체(stack), 또는 알루미늄 산화물, 이들의 적층체 또는 다른 적층 유전체 등과 같은 유전체 코팅으로 획득될 수 있다. 따라서, 본 명세서에서 특히 열적 성장 (실리콘) 산화물층은 표면 패시베이션 층의 제공에 사용되지 않는다.

[0033] 따라서, 일 구현으로 본 발명의 방법은 실리콘 질화물, 실리콘 산화물(따라서 열적 성장 실리콘이 아닌), 실리콘 카바이드(carbide), 및 알루미늄 산화물, 및 임의의 다른 재료로 이루어진 그룹으로부터 선택되는 패시베이션층을 하나 또는 양자(both)의 도핑층 상에 형성하는 단계를 더욱 포함할 수 있다(즉, 제 1 전도형의 후면전계층 및 임의로 텍스처화된 앞면이 포함된 제2 전도형 층 위). 특정 구현으로, 이러한 유전체 재료 중 하나의 조합이 적용될 수 있고, 특히 다층 구조로 적용될 수 있다(하나 또는 양자의 도핑층 위). 패시베이션층의 형성은 특히 PECVD, 저압 화학 기상증착, 상압 화학 기상증착, 원자층 증착, 스퍼터링 또는 층의 습식 성장에 의해 수행될 수 있다. 특정 구현으로, 상기 방법은 (따라서) 하나 혹은 그 이상의 하기 기술에 의한 패시베이션층의 형성을 더욱 포함할 수 있다: 플라즈마 향상 화학 기상증착, 스퍼터링, 원자층 증착, 습식 화학 산화(하나 또는 그 이상의 상기 도핑층 위).

[0034] 일 구현으로, 본 발명은 상술한 방법에 관한 것이며, 이 때 텍스처화된 앞면의 형성을 위해 앞면의 텍스처링하는 단계는 뒷면을 텍스처링하는 단계를 포함한다.

[0035] 부분적 스무딩 공정은 실질적으로 상기 텍스처화된 뒷면의 텍스처(및 앞면의 텍스처)를 보유할 수 있다. 상기 부분적 스무딩은 특히 (빛 연마(light polishing))에 의해 수행된다. 이는 비용 및 공정 시간을 감축시키는 한편 동시에 패시베이션의 향상에 효과적일 수 있다. 앞면에 대해 상기 부분적 스무딩은 용인하기 어려운 양, 예를 들어 1000nm 파장에서 2 또는 3 퍼센트 포인트 이상(스무딩되지 않은 텍스처화 표면에 상대적으로), 예를 들어 11% 반사율 내지 13% 반사율의 반사율의 증가를 피하기 위해 매우 약한 것이 바람직하다. 따라서, 일 구현으로, 본 발명은 상기 후면전계층의 형성 전에 반도체 기판의 텍스처화된 뒷면의 (빛) 연마가 선행되는 상술한 방법에 관한 것이다. 택일적으로, 텍스처화된 앞면 및 텍스처화된 뒷면 모두는 (빛) 연마에 의해 부분적 스무딩될 수 있다.

[0036] 일 구현으로, 텍스처화된 앞면의 부분적 스무딩은 텍스처화된 앞면의 텍스처를 유지하기에 적합한 에칭 공정에 의해 상기 제 1 전도형 도핑층을 상기 텍스처화된 앞면으로부터 제거하는 단계에 의해 수행된다. 따라서, 부분적 스무딩에 의해 상기 텍스처가 실질적으로 유지될 수 있다.

[0037] 일 구현으로, 본 발명은 제1 전도형 도펀트가 확산하는 동안 제 1 전도형 전구체로부터 앞면 및 뒷면에 도펀트 함유 글래시층(glassy layer)을 형성하는 단계를 포함하며, 상기 도펀트 함유 글래시층은 반도체 기판에 대해 도펀트 공급원으로 작용하는 상술한 방법에 관한 것이다.

[0038] 일 구현으로, 본 발명은 제 1 전도형 도핑층을 텍스처화된 앞면으로부터 제거하는 단계에 앞서 텍스처화된 앞면 및 텍스처화된 뒷면으로부터 도펀트 함유 글래시층을 제거하는 단계를 포함하는 상술한 방법에 관한 것이다.

[0039] 일 구현으로, 본 발명은 단일의 에칭 공정에서, 제1 전도형 도핑층을 텍스처화된 앞면으로부터 제거하는 동안 도펀트 함유 글래시층을 텍스처화된 앞면으로부터 제거하는 단계를 포함하는 상술한 방법에 관한 것이다.

[0040] 일 구현으로, 본 발명은 단일의 에칭 공정에서, 도펀트 함유 글래시층을 텍스처화된 앞면으로부터 제거하고 상기 제 1 전도형층을 텍스처화된 앞면으로부터 제거한 후 도펀트 함유 글래시층을 텍스처화된 뒷면으로부터 제거하는 단계를 포함하는 상술한 방법에 관한 것이다.

SEG Solar, EX1018, Page 40

[0041] 일 구현으로, 본 발명은 상기 제1 전도형 도핑층을 상기 텍스쳐화된 앞면으로부터 제거하는 단계에 선행하여 하기의 단계를 포함하는 상술한 방법에 관한 것이다:

[0042] -상기 도펀트 함유 글래시층을 상기 앞면 및 뒷면으로부터 제거하는 단계; 및

[0043] -상기 후면전계층에 보호층을 형성하는 단계.

[0044] 일 구현으로, 본 발명은 하기의 단계를 포함하는 상술한 방법에 관한 것이다:

[0045] - 제1 전도형 도핑층을 텍스쳐화된 앞면에 형성하고 제1전도형 후면전계층을 뒷면에 형성하는 단계 후:

[0046] 단면 에칭공정에서, 상기 제1 전도형 도핑층을 상기 텍스쳐화된 앞면으로부터 제거하는 동안, 상기 도펀트 함유 글래시층을 상기 앞면으로부터 제거하기 전에, 상기 후면전계층에 보호층을 형성하는 단계.

[0047] 일 구현으로, 본 발명은 하기의 단계를 포함하는 상술한 방법에 관한 것이다:

[0048] 단면 에칭 공정에서, 상기 도펀트 함유 글래시층을 상기 앞면으로부터 제거한 후, 상기 제1 전도형 도핑층을 상기 텍스쳐화된 앞면으로부터 제거하는 동안, 상기 텍스쳐화된 앞면에 제2 전도형 층의 형성에 선행하여:

[0049] 상기 보호층 및 상기 도펀트 함유 글래시층을 상기 뒷면으로부터 제거하는 단계.

[0050] 일 구현으로, 본 발명은 상기 보호층이 알루미늄 산화물(Al_2O_3), 실리콘 질화물(SiN_x), 유전체, 및 레지스트(resist)로 이루어진 그룹으로부터 선택된 적어도 하나의 재료를 포함하는 코팅층을 포함하는 상술한 방법에 관한 것이다.

[0051] 일 구현으로, 본 발명은 제1 전도형의 도펀트 확산에 의해 후면전계층을 형성하는 경우 뒷면을 높은 온도에서 제 1 전도형 전구체에 노출하는 단계를 포함하는 상술한 방법에 관한 것이다.

[0052] 일 구현으로, 본 발명은 상기 제 1 전도형 전구체가 제 1 전도형의 도펀트를 포함하며; 상기 전구체는 기체 전구체, 액체 전구체, 페이스트 전구체 및 플라즈마 전구체로부터 선택되는 상술한 방법에 관한 것이다.

[0053] 일 구현으로, 본 발명은 상기 제1 전도형 도펀트의 확산이 텍스쳐화된 앞면 내 상기 제1 전도형 도펀트층의 두께를 0.7 미크론(micron) 이하로 형성하기에 최적화된 상술한 방법에 관한 것이다.

[0054] 일 구현으로, 본 발명은 상기 제1 전도형 도펀트의 확산이 텍스쳐화된 앞면 내의 상기 제1 전도형 도펀트층의 두께를 0.3 미크론(micron) 이하로 형성하기 최적화된 상술한 방법에 관한 것이다. 일 구현으로, 본 발명은 제2 전도형 도펀트의 확산에 의해 텍스쳐화된 앞면에 제 2 전도형의 층을 형성하는 단계가 상기 제 2 전도형 전구체에 상기 텍스쳐화된 앞면을 높은 온도에서 노출하는 단계를 포함하는 상술한 방법에 관한 것이다.

[0055] 일 구현으로, 본 발명은 상기 제 2 전도형의 전구체가 기체 전구체이고, 상기 기체 전구체가 상기 제2 전도형의 도펀트를 포함하는 상술한 방법에 관한 것이다.

[0056] 일 구현으로, 본 발명은 상기 제1 전도형이 n-형이고 상기 제2 전도형이 p-형이거나, 또는 상기 제 1 전도형이 p-형이고 상기 제 2 전도형이 n-형인 상술한 방법에 관한 것이다.

SEG Solar, EX1018, Page 41

[0057] 일 구현으로, 본 발명은 상기 제 1 전도형 도핑층의 두께가 텍스쳐화된 앞면 상의 텍스쳐 특징의 평균 높이 미만인 상술한 방법에 관한 것이다.

[0058] 일 구현으로, 본 발명은 텍스쳐화된 앞면의 텍스쳐 특징의 평균 높이가 적어도 약 2 미크론이고 상기 제1 전도형 도핑층의 두께가 약 0.7 미크론 이하인 상술한 방법에 관한 것이다.

[0059] 일 구현으로, 본 발명은 텍스쳐화된 앞면의 텍스쳐 특징의 평균 높이가 적어도 약 2 미크론이고 상기 제1 전도형 도핑층의 두께가 약 0.3 미크론 이하인 상술한 방법에 관한 것이다.

[0060] 일 구현으로, 본 발명은 텍스쳐화된 뒷면의 텍스쳐 특징의 평균 높이가 적어도 약 2 미크론인 상술한 방법에 관한 것이다.

[0061] 일 구현으로, 본 발명은 텍스쳐화된 앞면의 텍스쳐를 유지하기에 적합한(adapted) 상기 에칭 단계가 에칭제(etching agent)를 이용하여 일-면 습식-화학 공정에 의해 수행되는 상술한 방법에 관한 것이다.

[0062] 일 구현으로, 본 발명은 상기 에칭제가 반도체 표면의 텍스쳐화를 위한 성분을 포함하는 상술한 방법에 관한 것이다.

[0063] 특정 구현으로, 본 발명은 상기 에칭제가 상기 반도체 표면의 연마를 위한 성분을 더욱 포함하는 상술한 방법에 관한 것이다.

[0064] 특정 구현으로, 본 발명은 텍스쳐화된 앞면의 텍스쳐를 유지하기에 적합한 상기 에칭 공정이 드라이 에칭 방법에 의해 수행되는 상술한 방법에 관한 것이다.

[0065] 특정 구현으로, 본 발명은 상기 도핑된 표면이 플라즈마 향상 화학 기상증착, 스퍼터링, 원자층 증착 등에 의해 실리콘 질화물, 실리콘 카바이드, 실리콘 산화물(열적 성장 실리콘 산화물이 아닌), 알루미늄 산화물 등과 같은 유전체 코팅의 증착에 의해 또는 이러한 층들의 적층에 의해, 임의로 습식-화학적 방법에 의해 먼저 성장시킨(first growing) 박막 실리콘 산화물과의 조합으로 코팅된 상술한 방법에 관한 것이다. 이러한 코팅은 특히 부분적으로 스무딩된 텍스쳐와의 조합으로 패시베이션을 향상시킬 수 있다.

[0066] 일 구현으로, 본 발명은 상기 텍스쳐화된 앞면으로부터 제 1 전도형 도핑층을 제거하고 상기 앞면으로부터 상기 도펀트 함유 글래시층을 제거하는 단계가, 텍스쳐화된 앞면의 텍스쳐를 유지하기에 적합한 에칭 공정 동안 수행되는 상술한 방법에 관한 것이다.

[0067] 일 구현으로, 본 발명은 상기 텍스쳐의 형성이 피라미드 텍스쳐의 형성에 의한 것이며, 예를 들어 랜덤 피라미드 구조 또는 역피라미드 텍스쳐에 의한 것인 상술한 방법에 관한 것이다. 임의로, 등방성 텍스쳐 또한 형성될 수 있다. 일 구현으로 본 발명은 상기 텍스쳐의 형성이 알칼라인 용액에서의 에칭에 의한 랜덤 피라미드 텍스쳐의 형성에 의한 상술한 방법에 관한 것이다. 따라서, 일 구현으로, "앞면의 텍스쳐화 및/또는 뒷면의 텍스쳐화"의 구문, 또는 이와 유사한 구문은 앞면에 포함된 피라미드 모양 및/또는 뒷면에 포함된 피라미드 모양의 형성을 포함할 수 있다. 특정 구현으로, 상기 피라미드 모양은 랜덤 피라미드 구조와 같은 피라미드 구조를 포함할 수 있다.

SEG Solar, EX1018, Page 42

[0068] 따라서, 특정 구현을 하기를 포함한다:

[0069] 앞면의 텍스쳐링 및 뒷면의 텍스쳐링은 앞면의 피라미드 모양 및 뒷면의 피라미드 모양의 형성을 포함하는 본 명세서에서 기술된 상기 방법.

[0070] 상기 부분적 스무딩이 피라미드 모양 사이 중간 골의 폭을 넓혀서 50-2000nm 범위로부터 선택되는 폭을 갖는 골을 제공하는 방법.

[0071] 상기 부분적 스무딩이 피라미드 모양 사이의 중간 골을 라운딩(rounding)하여 25-1000nm 범위로부터 선택되는 반경의 곡률을 갖는 골을 제공하는 방법.

[0072] 실리콘 질화물, 실리콘 산화물(열적 성장 실리콘이 아닌), 실리콘 카바이드, 및 알루미늄 산화물, 및 임의의 다른 재료로 이루어지는 그룹으로부터 선택되는 패시베이션층을 하나 또는 양쪽의 도핑층에 형성하는 단계를 더욱 포함하는 본 명세서에서 기술된 방법.

[0073] 상기 패시베이션층은 플라즈마 향상 화학 기상증착, 저압 화학 기상증착, 상압 화학 기상증착, 스퍼터링, 원자층 증착, 습식 화학적 산화와 같은 기술의 하나 또는 그 이상에 의해 형성되는 방법.

[0074] 상기 부분적 스무딩은 텍스쳐화된 뒷면 및 임의로 텍스쳐화된 앞면을 에칭제로 에칭하는 단계를 포함하는 방법.

[0075] 상기 부분적 스무딩은 텍스쳐화된 뒷면 및 임의로 텍스쳐화된 앞면을 드라이 에칭하여 수행되는 본 명세서에서 상술한 방법.

[0076] 다른 특정 예는 하기를 포함한다:

[0077] 텍스쳐화된 앞면 및 텍스쳐화된 뒷면을 가지며, 상기 텍스쳐화된 앞면은 제2 전도형 도핑층을 포함하고, 상기 텍스쳐화된 뒷면은 제1 전도형의 표면전계를 포함하며, 상기 텍스쳐화된 뒷면은 50-2000nm 범위로부터 선택되는 폭을 갖는 중간 골이 구비된 피라미드 모양을 포함하는 제1 전도형의 반도체 기판.

[0078] 25-1000nm 범위로부터 선택되는 반경의 곡률을 갖는 골이 형성된 반도체 기판.

[0079] 제1 전도형의 면전계(surface field) 층 및 제2 전도형 도핑층에 패시베이션층을 더욱 포함하는 반도체 기판.

[0080] 상기 패시베이션층이 실리콘 질화물, 실리콘 산화물(열적 성장 실리콘 산화물이 아닌), 실리콘 카바이드 및 알루미늄 산화물의 하나 이상을 포함하는 반도체 기판.

[0081] 추가의 구현은 첨부된 종속항에 의해 정의된다.

[0082] 본 명세서에서 사용된 상기 용어 "실질적으로(substantially)"는 당해 기술분야의 숙련자에게 잘 이해될 것이다. 상기 용어 "실질적으로"는 또한 "전부(entirely)", "완전히(completely)", "모두(all)"등의 구현을 포함

SEG Solar, EX1018, Page 43

할 수 있다. 따라서, 어떠한 구현에서 상기 형용사 "실질적으로"는 또한 제거될 수 있다. 한편, 이러한 형용사가 적용되는 경우 상기 용어 "실질적으로"는 95% 이상, 특히 99% 이상, 나아가 특히 99.5% 이상, 및 100%와 같은 90% 이상과 관련될 수 있다. 상기 용어 "포함(comprise)"은 또한 상기 용어 "포함"이 "이루어진(consists of)"을 의미하는 구현을 포함한다

[0083] 나아가, 상세한 설명 및 청구의 범위에 기재된 상기 제1, 제2, 제3 등의 용어는 유사한 요소를 구분하기 위한 것으로 순차적으로 또는 순서대로 기술되어야 하는 것은 아니다. 이렇게 사용된 상기 용어는 적절한 상황 하에서 서로 교환될 수 있는 것으로 이해되며, 본 발명의 명세서에 기재된 상기 구현은 본 명세서에 기재된 순서와 다르게 작동될 수 있다.

[0084] 본 명세서의 장치는 작동(opertion)하는 중에 기술된 것이다. 당업자에게는 자명한 사항인 바와 같이, 본 발명은 작동 중인 방법 또는 장치에 한정되는 것은 아니다.

[0085] 상술한 구현은 본 발명을 제한하는 것이 아니며, 당해 기술분야의 숙련자는 본 발명의 견지를 벗어나지 않는 다양한 대체적인 구현을 디자인할 수 있는 것으로 이해되어야 한다. 청구의 범위에서, 괄호 사이의 어떠한 참조 부호는 청구항을 한정하는 것으로 해석되지 않는다. 동사인 "포함하다(to comprise)" 및 이의 활용형은 청구항에 기재된 다른 요소 또는 단계를 제외하는 것은 아니다. 어떠한 요소 앞의 관사 "a" 또는 "an"은 이러한 요소가 복수로 구성되는 것을 배제하는 것은 아니다. 몇몇 수단을 열거하는 장치 청구항에 있어서, 이들 수단의 몇몇은 하나로 구현될 수 있고 하드웨어의 동일한 아이템으로 구현될 수 있다. 서로 다른 종속항에서 언급된 특정한 측정치는 이러한 측정치의 조합이 유리하게 사용될 수 없음을 지시하는 것은 아니다.

[0086] 도 1은 본 발명의 제1 견지에 의한 태양전지의 제조 방법에 대한 흐름도를 나타낸 것이다.

[0087] 제1 견지에 의하면, 본 방법은 p-형 또는 n-형에 기초한 태양전지의 제조공정인 일련의 순서 (100)을 포함한다.

[0088] 하기 순서 (100)은 n-형 기초 태양 전지에 관해서 설명한다.

[0089] 단일 결정 또는 다결정 반도체 기판, 즉 n-형 전도성을 갖는 실리콘 기판 (1)이 태양전지의 전구체로서 제공된다. 상기 실리콘 기판은 앞면(2) 및 뒷면(3)을 갖는다. 상기 앞면은 태양전지를 사용하는 동안 빛을 받는 표면으로서 배열되었다.

[0090] 택일적인 구현으로, 상기 실리콘 기판은 도핑되어 p-형 전도성을 갖는다.

[0091] 도 5는 태양전지의 제조를 위한 실리콘 기판의 단면도를 나타낸 것이다.

[0092] 도 1을 다시 참고하면, 그 후 단계(102)에서 에칭제에 텍스처화될 표면을 노출하여 실리콘 기판(1)의 표면(2) 및 (3)의 텍스쳐링(texturing)을 제공한다.

[0093] 앞면(2)은 텍스처화되어 표면 토포그래피(topography)(또한 텍스쳐 특징(texture feature)으로 언급됨)를 형성하여 표면의 낮은 반사도를 획득하는 결과를 가져온다. 예를 들어, 상기 텍스쳐링(texturing) 방법은 표면에 큰 피라미드 텍스쳐 특징을 획득하도록 조절될 수 있다(예를 들어 2 미크론 이상의 평균 피라미드 높이).

SEG Solar, EX1018, Page 44

[0094] 이러한 방법에 있어서, 상기 텍스처링 공정은 도핑된 표면층의 제거단계 후 낮은 반사도(reflectivity)를 유지하기에 적합하게 수행될 수 있다. 상기 뒷면(3)은 표면의 낮은 반사도의 결과를 가져오는 표면 토포그래피(또한 텍스쳐 특징으로 언급됨)의 형성을 위해 텍스쳐화되거나 또는 연마되어 높은 반사도의 결과를 가져오는 표면 토포그래피를 형성할 수 있다.

[0095] 상기 뒷면(3)의 텍스쳐화된 표면은 텍스쳐화된 표면(2)과 동일할 필요는 없다.

[0096] 표면 텍스쳐를 단면 방식으로 앞면(2)에 또는 양면 방식으로 앞면 및 뒷면(2a, 3a)에 형성하는 것이 가능하다.

[0097] 양면 텍스처링의 경우, 상기 뒷면(3a)은 단면 연마 에칭 단계로 연마되어 상기 텍스쳐를 제거하고, 광학 및 패시베이션 특성을 향상시킬 수 있다.

[0098] 나아가, 단계(102)에서 상기 텍스처링은 절삭 손상의 제거를 위해 에칭 공정과 결합될 수 있다. 절삭 손상의 제거 및 텍스쳐링의 결합은 실리콘 잉곳(ingot)으로부터 슬라이싱(slicing) 후 전-연마되지 않은 실리콘 기판에 대해 유리할 수 있다. 택일적으로, 상기 텍스처링(102)은 또한 절삭 손상의 제거를 위해 에칭과 같은 공정이 선행될 수 있다.

[0099] 도 6a는 텍스쳐 형성 후 태양전지의 단면을 나타낸 것이다.

[0100] 상술한 바와 같이 단계(102)에서, 상기 텍스쳐는 텍스쳐화될 표면(들)을 텍스쳐 에칭제에 노출하여 형성된다. 이러한 텍스쳐제(texturing agent)는 알칼리성 또는 산성 용액일 수 있으나, 또한 드라이 에칭을 위한 플라즈마일 수도 있다.

[0101] 도 6a는 앞면 및 뒷면(2a, 3a)에 텍스쳐를 형성한 후의 태양전지의 단면일 수 있다. 도 6b는 단계(102a), 즉 부분적 스무딩 후의 구현을 나타내며, 상기 텍스쳐화된 뒷면 3a(및 임의로 텍스쳐화된 앞면 2a)의 텍스쳐가 단면(single-sided) 방식으로 부분적으로 스무딩된 것을 나타낸다(도시된 바와 같이 또는 도시되지 않은 양면 방식으로). 이는 상기 골(valleys)(또한 도면 19 참고)을 라운딩(rounding off)하는 결과를 가져온다. 부분적 스무딩 후의 텍스쳐화된 뒷면(3a)를 참고 번호(30)으로 나타내었다.

[0102] 다른 택일적인 구현으로, 앞면(2a)에만 단면 방식으로, 또는 먼저 앞면 및 뒷면(2a, 3a)에 텍스쳐 형성 단계에 의해 양면 방식으로 텍스쳐를 형성하고 후속적으로 텍스쳐화된 뒷면(3a)을 연마하는 방식에 의해 택일적으로 가능하다.

[0103] 도 1을 다시 참고하면, 후속적인 단계(103)에서 후면전계(BSF)층(4)이 n-형 도펀트의 뒷면(3, 3a)으로의 확산에 의해 형성되고 도핑층(2c)는 n-형 도펀트의 텍스쳐화된 앞면(2)로의 확산에 의해 형성된다. 상기 도핑층(2c)은 뒷면(3, 3a)의 BSF 층(4)과 동일한 전도형을 갖는다.

[0104] 일 구현으로, 상기 단계(103)은 상기 뒷면(3, 3a)을 관로(tube furnace)내 높은 온도에서 기체의 n-형 전구체에 노출하는 단계를 포함한다. 상기 n-형 전구체는 n-형 도펀트를 포함한다. 예시적인 경우에서, 상기 n-형 도펀트는 인이고 상기 기체의 n-형 전구체는 ($POCl_3$)(phosphoryl chloride)를 포함한다. 상기 BSF 층을 형성

SEG Solar, EX1018, Page 45

하는 동안 실리콘 기판의 뒷면 상에 인 함유 글래스층(PSG)(5)을 형성한다. 상기 PSG층(5)은 실리콘 기판(1)의 도펀트 공급원으로 작용한다.

[0105] 단계(103)은 공정 파라미터에 의해 상기 도핑층(2c) 및 BSF층(4) 각 표면의 텍스처화된 모양이 합동(congruent)하는 방식으로 조절된다. 이를 위하여, 도핑층(2c) 및 상기 BSF층의 두께가 상기 표면(들) 상의 텍스쳐 특징의 높이 이하로 마련된다.

[0106] 예를 들어 벨트로(belt furnace)와 같은 다른 확산 방식, 및 스프레이, 증기(vapour), 스피닝(spinning), 프린팅 등 또는 플라즈마 이식 도핑 등에 의해 적용되는, 예를 들어 액체를 함유하는 인산과 같은 확산 공급원이 이용될 수 있다.

[0107] 택일적인 구현으로, BSF층(4)의 형성은 마주보는(front to front) 배열에서 수행된다. 이는 처리량(throughput)을 증가시키고 도펀트로부터 텍스쳐화된 앞면의 부분적 차폐(screening)를 제공한다.

[0108] 도 7은 후면전계층의 형성을 위한 단계(103) 후 태양전지의 단면을 나타내는 것이다.

[0109] 후속적인 단계(103)에서 실리콘 기판(1)의 앞면(2) 및 뒷면(3)의 양면 상에 n-형 도핑층(2c) 및 BSF층(4)이 각각 n-형 도펀트 공급원으로부터 상기 기판(1)의 앞면 및 뒷면으로의 n-형 도펀트의 확산에 의해 형성되었다.

[0110] 뒷면(3, 3a) 상에 상기 BSF층(4)를 형성하였다. 텍스쳐화된 앞면(2a)에, 상기 n-형 도핑층(2c)을 형성하였고, 이는 기판(1)으로 인터페이스(interface)(2b)까지 확장된다. n-형 도핑층(2c)의 두께는 상기 텍스쳐 특징의 높이 미만으로 마련되는 것에 주의한다. 이러한 방식으로 상기 n-형 도핑층(2c)의 모양은 표면 텍스쳐와 합치하게된다: 즉, 상기 인터페이스(2b)도 또한 텍스쳐를 갖는다.

[0111] 상기 n-형 도펀트가 인인 구현에서, BSF층 및 n-형 도핑층(2c)을 형성하는 동안 텍스쳐화된 앞면 및 실리콘 기질의 뒷면 상에 인 함유 글래스층(PSG)(5)을 형성한다.

[0112] BSF 확산의 파라미터는 PSG층의 두께를 조절하기 위해 예를 들어 산소 또는 $POCl_3$ 흐름의 증가, 또는 수증기의 추가에 의해 특히 조절될 수 있다.

[0113] 일 구현으로, 확산 공정은 높은 온도에서 수행될 수 있고 이는 적용되는 특정 확산 공정에 적합한 어떠한 적절한 높은 온도일 수 있으며, 예를 들어 사용되는 재료에 의존할 수 있다. 상기 높은 온도는 또한 상기 높은 온도가 적용되는 시간에 의존할 수 있다. 일반적으로 상기 높은 온도는 약 600 내지 약 1200℃, 또는 약 780-1200℃ 사이일 수 있다. 상기 PSG층(5)은 실리콘 기판(1)에 대한 도펀트 공급원으로서 작용할 수 있다.

[0114] 일 구현으로, 상기 인의 확산(제 1 전도형의 도펀트)은 최적화되어 약 0.7 미크론의 후면전계층 및 n-형 도핑층(2c)(제1 전도형의 도펀트를 포함하는 확산층)의 두께를 형성할 수 있다.

[0115] 택일적인 구현으로, 얕은 후면전계층 및 얕은 n-형 도핑층(2c)이 형성된다. 인(제1 전도형의 도펀트)의 확산은 그 후 최적화되어 BSF층 및 n-형 도핑층(2c)에 대한 0.3 미크론 이하의 두께를 형성한다. 텍스쳐를 보유하기 위한 능력은 n-형 도핑층(2c)의 두께에 의해 어느 정도 결정되기 때문에, 얕은 n-형 도핑층(2c)(약 0.3 미

SEG Solar, EX1018, Page 46

크론 또는 그 이하의 두께)에서 상기 텍스쳐는 보다 완전하게 유지될 수 있으며, 상기 앞면의 반사도는 보다 두꺼운 n-형 도핑층(약 0.7 미크론 두께)보다 낮을 수 있다.

[0116] 도 7에서, 상기 구현은 뒷면이 평평하고, 텍스쳐화되지 않은 경우를 나타낸다. 당해 기술분야의 숙련자는 상기 단계(103)이 또한 텍스쳐화된 뒷면(3a)를 포함하는 기판 상에 수행될 수 있음을 인식할 수 있을 것이다.

[0117] 도 1을 다시 참고하면, 하기의 단계(104)에서 상기 방법은 상기 텍스쳐화된 앞면(2a)으로부터 그리고 뒷면(4)로부터 에칭 공정에의해, 즉 습식 또는 건식 에칭에 의해 n-형 도핑층(2c 및 4)을 덮고 있는 PSG층과 같은 층의 제거를 제공한다.

[0118] 도 8은 단계(104) 후의 태양전지의 단면을 나타낸다.

[0119] 단계(104) 동안, 상기 방법은 상기 뒷면 및 텍스쳐화된 앞면 상의 도핑층으로부터 상기 PSG층과 같은 어떠한 최상층(top layer)의 제거를 제공한다.

[0120] PSG층과 같은 최상층의 제거 후 앞면에 n-형 도핑층(2c)이 노출된다. 뒷면에 상기 후면전계층(4)이 PSG층의 제거 후에 노출된다.

[0121] 상기 PSG 층의 제거가 뒷면에서의 반도체 표면을 노출시키기고 뒷면을 소수성으로 만들기 때문에 이는 나아간 단면 에칭 공정을 통해 n-형 도핑층(2c)을 제거하는 단계에서 상기 에칭액이 뒷면을 적시는 것을 피하여 유리하게 도움을 준다(하기에서 보다 상세하게 기술한다).

[0122] 도 1을 다시 참고하면, 후속적인 단계(105)에서, 상기 방법은 텍스쳐화된 앞면(2a)으로부터 제거를 위해 에칭제에 의한 n-형 도핑층(2c)의 에칭을 제공한다. 상기 에칭제는 앞면(제 2 텍스쳐화된 앞면 2b)의 텍스쳐를 유지하여 제2 텍스쳐화된 앞면(2b)의 낮은 반사도를 유지하도록 마련될 수 있다. 이는 앞면 상의 상기 n-형 도핑층(2c)의 모양이 본래 텍스쳐화된 앞면의 텍스쳐와 합치하는 경우 만족될 수 있다.

[0123] 이러한 에칭제는 단일 결정 또는 다결정 기판인 경우 알칼리 에칭제일 수 있다.

[0124] 일 구현으로, 알칼리 에칭제의 텍스쳐화 요소는 포타슘 히드록시드 또는 소듐 히드록시드와 같은 수용성 알칼리 성분을 포함한다. 다른 구현으로, 상기 알칼리 에칭제는 이소프로판올과 같은 하나 또는 그 이상의 첨가제를 포함한다.

[0125] 택일적으로, 상기 에칭제는 산성 에칭제일 수 있으며, 이는 단일 결정 및 다결정 텍스쳐화된 표면 모두에 대해 사용될 수 있다. 상기 산성 에칭제는 임의로 가벼운 연마를 위해 마련되거나, 또는 상기 (제 2)텍스쳐화된 앞면(2b)의 미세 텍스쳐를 증가시키는 텍스쳐화를 위해 마련될 수 있다.

[0126] 일 구현으로, 상기 산성 에칭제의 연마 성분은 산화된 표면층의 형성을 위한 산화 성분 및 산화된 표면층의 에칭을 위한 산성 부식제를 포함한다. 일 예로서, 상기 산화 성분은 질산(HNO_3)이고 산성 부식제는 플루오르산(HF)이다. 다른 예로서, 상기 산화 성분은 물 또는 아세트산과 같은 첨가제를 또한 포함한다. 부분적 스무딩은 예를 들어 텍스쳐화된 표면을 이러한 연마 성분에 0.5-5분 동안 노출하여 수행될 수 있다. HNO_3과 HF 성

SEG Solar, EX1018, Page 47

분 사이의 비율은 예를 들어 50:1 내지 3:1의 범위일 수 있다.

[0127] 텍스쳐화된 앞면으로부터 실리콘의 전형적인 제거는 약 0.1 미크론 내지 약 2 미크론 사이일 수 있다. 이는 n-형 도펀트 층(2c)의 두께, 즉 도펀트 농도 프로파일의 앞면으로의 확장에 의존할 것이다. 이는 결과적으로 온도 및 BSF-확산 공정의 지속 기간과 같은 공정 파라미터에 의존할 것이다.

[0128] 이러한 구현으로, 상기 에칭은 단면 에칭으로 수행되고, 이는 상기 에칭액이 앞면을 적시지만, 뒷면을 적시지는 않거나 또는 뒷면의 가장자리 영역만을 가볍게 적시는 것을 의미한다.

[0129] 택일적으로 상기 에칭은 건식 플라즈마 에칭 단계에 의해 수행될 수 있다.

[0130] 실험적으로 상기 n-형 도핑층(2c)의 에칭이 이루어지는 동안 상기 텍스쳐가 유지되는 것으로 입증되었다. 제1 전도형 도핑층의 제거 후 텍스쳐화된 앞면에서 1000nm 파장에서의 광선(light beam)의 광학적 반사가 5% 미만, 바람직하게는 3% 미만으로 증가한다.

[0131] 도 9는 단계(105) 후의 태양전지의 단면을 나타낸 것이다.

[0132] 단계(105) 동안, 앞면으로부터 노출된 n-형 도핑층(2c)을 에칭 공정에 의해 제거한다. 상기 에칭 공정은 텍스쳐화된 앞면의 텍스쳐를 보유하여 제2 텍스쳐화된 앞면(2b)의 낮은 반사도를 유지하도록 마련된다(arranged).

[0133] 도 1을 다시 참고하면, 후속적인 단계(106)에서, 상기 방법은 제2 텍스쳐화된 앞면(2b) 상에 p-형(에미터)층(6)의 형성을 제공한다. 상기 제2 텍스쳐화된 앞면(2b)을 높은 온도에서 p-형 도펀트에 노출시킨다.

[0134] 상기 p-형 도펀트는 예를 들어 보론이다. 상기 p-형 도펀트는 예를 들어 BBr_3(보론 트리브로마이드)와 같은 보론 함유 기체와 같은 기체 p-형 전구체일 수 있다.

[0135] 일 구현으로, 상기 높은 온도는 예를 들어 사용되는 재료에 따라 특정한 확산 공정에 적합한 어떠한 적절한 온도일 수 있다. 상기 높은 온도는 또한 이러한 높은 온도가 적용되는 시간에 의존할 수 있다. 일반적으로 상기 높은 온도는 약 700 내지 1200℃ 사이, 또는 약 7800 내지 1200℃ 사이일 수 있다.

[0136] 에미터층(6)의 형성을 위한 확산 구동(diffusion driven) 공정인 상기 단계(106) 동안, 보론을 함유하는 글래시층(BSG 층)(7)이 제2 텍스쳐화된 앞면(2b) 및 뒷면(4) 상에 형성된다.

[0137] 뒷면 상의 BSF 층(4)은 공-확산에 의해 추가로 전개되며, 즉 BSF층으로부터 실리콘 기판으로 n-형 도펀트의 확산은 상기 앞면 상의 p-형 에미터층의 형성과 동시에 일어난다.

[0138] 일 구현으로, 공-확산 후 상기 BSF층은 약 20 내지 30 Ohm/square 사이의 시트 저항을 가지며 상기 에미터층은 약 50 내지 약 70 Ohm/square 사이의 시트저항을 갖는다.

[0139] 다른 구현으로, 공-확산 후 상기 BSF층은 약 5 내지 100 Ohm/square 사이의 시트 저항을 가지며 상기 에미터

SEG Solar, EX1018, Page 48

층은 약 50 내지 약 150 Ohm/square 사이의 시트저항을 갖는다.

[0140] 택일적인 구현으로, 유리하게 상기 확산은 뒷면이 마주보는(back to back) 배열에서 수행된다. 이는 처리량을 증가시키고 도펀트로부터 뒷면의 부분적인 차폐를 제공한다.

[0141] 그러나, 태양전지의 효율과 관련하여 상기 BSF는 에미터보다 높은 도핑 수준을 갖는 것이 유리하다. 부수적으로, 에미터 확산이 상기 BSF의 상부에서 수행되는 경우 이는 일반적으로 상기 BSF 층 내 도펀트 수준을 완전히 보상하는 것은 아니다. 따라서, 일반적으로 에미터 확산 동안 상기 BSF의 상부에 보호층(PSG 또는 SiNx와 같은 유전체 코팅과 같은)을 요구하지는 않는다. 그러나, 에미터 확산에 의한 BSF의 부분적인 보상은 BSF에 의한 전계-효과(field-effect) 패시베이션을 감소시킬 수 있다. 이러한 효과의 근절을 위해 도 3과 관련하여 전술한 바와 같이 보호층을 이용하여 상기 BSF 층 상부의 에미터 확산을 방지하거나 감소시킬 수 있다. 나아가, 상기 BSF의 높은 도핑 수준은 뒷면의 전계-효과 패시베이션을 향상시킬 수 있으며 한편 에미터 내의 높은 도핑 수준은 재결합 손실(recombination loss)을 향상시킬 수 있다.

[0142] 도 10은 단계(106) 후 태양 전지의 단면을 나타내는 것이다.

[0143] 단계(106) 동안 상기 방법은 제2 텍스처화된 앞면(2b)에서 확산에 의한 p-형(에미터)층(6)의 형성을 제공한다.

[0144] 상기 제2 텍스처화된 앞면(2b)이 p-형 도펀트, 예를 들어 보론에 노출된다. 상기 p-형 도펀트는 보론 함유 기체, 예를 들어 BBr_3일 수 있다. 보론 함유 글래시층(BSG 층)(7)을 텍스처화된 앞면(2b) 및 뒷면의 후면전계층(4) 상에 형성한다.

[0145] p-형 층(6)의 형성은 예를 들어 관로 또는 벨트로와 같은 다양한 확산 방법, 그리고 예를 들어 붕산 함유 용액과 같은 확산 공급원에 의해 스프레이, 증기(vapor), 스피닝, 프린팅 등, 또는 플라즈마 이식 도핑으로 도포하여 수행될 수 있다.

[0146] 도 1을 다시 참고하면, 다음 단계(107)에서 상기 방법은 BSG 층(7)을 제2 텍스처화된 앞면(2b)으로부터 제거하여 상기 p-형 에미터층을 노출시킨다. 또한, 상기 방법은 BSG층(7)을 뒷면의 후면전계층(4)으로부터 제거하여 BSF 층을 노출시킨다.

[0147] 상술한 공정에 후속적으로, 상기 방법은 뒷면(3; 3a)에 n-형 후면전계층(4)을 포함하고, 제2 텍스처화된 앞면(2b)에 p-형 에미터층(6)을 포함하는 실리콘 기판을 제공한다.

[0148] 도 11은 단계(107) 후 태양전지의 단면을 나타낸 것이다.

[0149] 단계(107) 중 상기 BSG층(7)을 제2 텍스처화된 앞면의 p-형 에미터층(6) 및 후면전계층(4)으로부터 에칭에 의해 제거한다. 이 단계에서 상기 태양전지는 실리콘 기판(1), 상기 기의 뒷면(3)의 후면전계층(4), 및 기판의 텍스처화된 앞면(2b)의 p-형 에미터층(6)을 포함한다.

[0150] 상기 태양전지 제조 공정은 패시베이팅(Passivating) 및 반사방지 코팅의 증착(deposition), 금속피복(metallization) 패턴의 스크린 프린팅, 화이어링-쓰루(firing through), 접합분리(firing through) 등과 같

SEG Solar, EX1018, Page 49

이 당해 기술 분야에 알려진 방법에 의해 완성될 수 있다. 따라서, 예를 들어 본 명세서에 언급된 패시베이션 층(들)은 층(4) 및/또는 층(6)(이는 도핑층임)에 적용될 수 있다.

[0151] 도 2는 본 발명의 제 2 견지에 따른 태양 전지의 제조에 관한 방법(100a)의 흐름도를 나타낸 것이다.

[0152] 도 2에서 앞선 도면과 동일한 참고 번호를 갖는 것은 그 참고 번호에 대응하는 존재를 나타낸다.

[0153] 이와 같은 견지에 따라, 연속적으로, 단계 (101), (102) 및 (103)(즉,반도체 기판을 제공하는 단계; 반도체 기판의 적어도 앞면을 텍스처화하고, 텍스처화된 앞면 및 뒷면에 후면전계층을 형성하는 단계) 후, 상기 방법은 단계(104a)에서 단면 에칭 공정에 의한 텍스처화된 앞면으로부터 PSG층의 제거 및 텍스처화된 앞면으로부터 n-형 도핑층의 제거를 포함한다.

[0154] 도 12는 제2 견지에 따른 단계(104) 후 태양전지의 단면을 나타낸다.

[0155] 도 12에서 앞선 도면과 동일한 참고 번호를 갖는 것은 그 참고 번호에 대응하는 존재를 나타낸다.

[0156] 단계(104a) 후, 상기 제2 텍스처화된 앞면(2b)이 노출되고, 한편 뒷면(3)에는 상기 후면전계층(4)이 반도체(1) 위에 직접 나타난다. 상기 후면전계층(4)은 뒷면 PSG층(5)에 의해 덮여있다.

[0157] 도 2를 다시 참고하면, 단계(104a) 후 후속적인 단계(105a)에서, 상기 방법은 뒷면으로부터 PSG층(5)을 제거하여 후면전계층(4)이 노출되도록 한다.

[0158] 도 13은 단계(105a) 후 태양전지의 단면을 나타낸다.

[0159] 그 다음, 본 발명의 제 2 견지에 따른 방법은 도 1, 10 및 11을 참고하여 상기에서 기술된 바와 같이 단계(106) 및 (107)로 계속된다.

[0160] 도 3은 본 발명의 제3 견지에 따른 태양 전지의 제조를 위한 방법(100b)에 대한 흐름도를 나타낸 것이다.

[0161] 도 3에서 앞선 도면과 동일한 참고 번호를 갖는 것은 그 참고 번호에 대응하는 존재를 나타낸다.

[0162] 이러한 견지에 따라, 연속적으로, 단계 (101), (102), (103) 및 (104)(즉,반도체 기판을 제공하는 단계; 반도체 기판의 적어도 앞면을 텍스처화하고, 텍스처화된 앞면 및 뒷면 상에 후면전계층을 형성하는 단계, 및 텍스처화된 앞면 및 뒷면으로부터 PSG층을 제거하는 단계), 후 상기 방법은 보호층(5)을 후면전계층(4)에 형성하는 단계(108)을 포함한다.

[0163] 도 14는 제3 견지에 따른 단계(108a) 후 태양전지의 단면을 나타내는 것이다.

[0164] 도 14에서 앞선 도면과 동일한 참고 번호를 갖는 것은 그 참고 번호에 대응하는 존재를 나타낸다.

SEG Solar, EX1018, Page 50

[0165] 단계(108a) 후, 반도체 기판(1)의 뒷면(3)을 후면전계층(4)으로 덮는다. 상기 후면전계층은 상기 보호층(5a)에 의해 덮여진다. 텍스쳐화된 앞면(2)에, 상기 반도체 기판(1)을 n-형 도핑층(2c)으로 덮는다.

[0166] 일 구현으로, 본 방법은 후면전계층(4)의 보호층(5a)으로서 코팅층의 증착(deposition)을 제공한다. 이러한 코팅층은 알루미늄 산화물(Al_2O_3), 실리콘 질화물(SiN_x) 또는 다른 유전체를 포함할 수 있다.

[0167] 도 3을 다시 참고하면, 단계(108a) 후 보호층(5a)을 후면전계층 위에 형성하기 위해, 상기 방법은 단계(105)를 계속하여 도1을 참고하여 상술한 단면 에칭 공정 또는 양면 에칭 공정에 의해 상기 n-형 도핑층(2c)을 텍스쳐화된 앞면으로부터 제거하며, 그 이유는 상기 보호층이 후면전계층을 덮고 있기 때문이다. 그 결과를 도15에 나타내었으며, 상기 도면은 단계(105) 후 태양전지의 단면을 나타낸다.

[0168] 단계(105) 후 n-형 도핑층(2c)을 텍스쳐화된 앞면으로부터 제거하기 위해, 반도체 기판(1)의 뒷면(3)을 후면전계층(4)로 덮는다. 상기 후면전계층을 보호층(5a)으로 덮는다. 제2 텍스쳐화된 앞면(2b)은 자유롭게 노출된다.

[0169] 그 후, 본 발명의 제 3 견지에 따른 방법은 도 1, 10 및 11을 참고하여 상술한 바와 같이 단계 (106) 및 (107)을 계속한다.

[0170] 도 4는 본 발명의 제 4 견지에 따른 태양 전지의 제조를 위한 방법(100c)의 흐름도를 나타낸 것이다.

[0171] 도 4에서 앞선 도면과 동일한 참고 번호를 갖는 것은 그 참고 번호에 대응하는 존재를 나타낸다.

[0172] 이러한 견지에 따라, 연속적으로, 단계 (101), (102) 및 (103)(즉,반도체 기판을 제공하는 단계; 반도체 기판의 적어도 앞면을 텍스쳐화하고, 텍스쳐화된 앞면 및 뒷면에 후면전계층을 형성하는 단계), 후 상기 방법은 반도체 기판의 뒷면의 PSG층(5) 상에 직접 보호층(5a)을 형성하는 단계(108b)을 포함한다.

[0173] 일 구현으로, 상기 방법은 PSG 층에 보호층(5a)으로서 코팅층의 증착(deposition)을 제공한다. 이러한 코팅층은 알루미늄산화물(Al_2O_3), 실리콘 질화물(SiN_x) 또는 다른 유전체 또는 레지스트 등을 포함할 수 있다.

[0174] 이러한 제4 견지에 따라, 반도체 기판의 뒷면의 PSG층(5)을 보호층(5a)의 형성 전에 제거하지 않는다.

[0175] 도 16은 제4 견지에 따른 단계(108b) 후 태양전지의 단면을 나타낸 것이다.

[0176] 도 16에서 앞선 도면과 동일한 참고 번호를 갖는 것은 그 참고 번호에 대응하는 존재를 나타낸다.

[0177] 단계(108b) 후, 반도체 기판(1)의 뒷면(3)을 후면전계층(4)으로 덮는다. 상기 후면전계층은 PSG층(5)에 의해 덮인다. 상기 후면전계층(4) 위의 PGS층(5)을 보호층(5a)으로 덮는다. 텍스쳐화된 앞면(2) 상에, 반도체 기판(1)은 n-형 도핑층(2c)으로 덮인다.

SEG Solar, EX1018, Page 51

[0178] 상기 반도체 기판의 텍스쳐화된 앞면을 n-형 도핑층(2c)으로 덮고, 이는 앞면 PSG층(5)에 의해 덮인다.

[0179] 도 4를 다시 참고하면, 단계(108b) 후 후면전계층(4) 상에 보호층(5a)을 형성하기 위해, 본 방법은 후속적인 단계(104a)를 계속하여 단면 에칭 공정 또는 양면 에칭 공정에 의해 PSG층(5)을 텍스쳐화된 앞면으로부터 제거하고 n-형 도핑층(2c)을 텍스쳐화된 앞면으로부터 제거한다.

[0180] 도 17은 제4 견지에 따른 단계(104a) 후 태양전지의 단면을 나타낸다. 도 17에서 앞선 도면과 동일한 참고 번호를 갖는 것은 그 참고 번호에 대응하는 존재를 나타낸다.

[0181] 단계(104a) 후, 반도체 기판(1)의 뒷면(3)은 여전히 후면전계층(4)으로 덮여있다. 상기 후면전계층은 스스로 PSG층(5)에 의해 덮여있다. 상기 후면전계층(4) 상의 PSG층(5)은 보호층(5a)에 의해 덮여있다. 단계(104a)에서 텍스쳐화된 앞면으로부터 상기 PSG층(5) 및 n-형 도핑층(2c)을 PSG층(5)으로부터 제거한 후, 상기 반도체 기판(1)의 텍스쳐화된 앞면(2)이 노출된다.

[0182] 도 4를 참고하면, 텍스쳐화된 앞면으로부터 상기 PSG층(5) 및 n-형 도핑층(2c)을 PSG층(5)으로부터 제거하기 위한 단계(104a) 후, 상기 방법은 추가의 단계(109)가 계속되어 상기 후면전계층(4)으로부터 보호층(5a) 및 PSG층(5)을 제거한다.

[0183] 도 18은 제4 견지에 따른 단계(109) 후 태양전지의 단면을 나타낸 것이다.

[0184] 도 18에서 앞선 도면과 동일한 참고 번호를 갖는 것은 그 참고 번호에 대응하는 존재를 나타낸다.

[0185] 단계(109) 후, 상기 반도체 기판(1)의 뒷면(3)은 후면전계층(4)에 의해 덮인다. 상기 제2 텍스쳐화된 앞면(2b)은 자유롭게 노출된다.

[0186] 그 다음, 본 발명의 제4 견지에 따른 방법은 도 1, 10 및 11을 참고하여 상술한 바와 같이 단계(106) 및 (107)가 계속된다.

[0187] 도 19a는 부분적인 스무딩 후 텍스쳐화된 뒷면(3a)의 구현을 보다 상세하게 도식적으로 묘사하고 있다. 텍스쳐 특징(예를 들어 피라미드 면) 사이의 골은 라운딩되고(rounded), 그리고 약 25-250nm로부터 선택되는 반경을 가질 수 있다. 택일적으로, 상기 반경은 약 250-1000nm으로부터 선택될 수 있으나, 이 경우 보다 장시간의 공정 시간이 요구된다. 부분적 스무딩 후 텍스쳐화된 뒷면(3a)을 개략적으로 나타내었고, 반면 유사하게, 상기 텍스쳐화된 앞면(2a)는 부분적으로 스무딩화될 수 있다. 따라서, 일 구현으로, 도 19a는 부분적 스무딩 후 텍스쳐화된 표면(2a)을 동일하게 나타낼 수 있다(이는 그 후 예를 들어 참고 (20)에 의해 지시될 수 있다.(묘사되지 않음)). 도 19a는 보다 상세하게는 골 및 반경의 정의를 묘사한다. 면(또는 피라미드 면)(f), 특히 Si의 111 크리스탈 면이 골(v)에서 만날 수 있다. 스무딩되지 않은 변이형에서, 상기 골(v)은 바닥에서 매우 좁으며, 즉 w가 <50nm와 같이 매우 작다. 스무딩 후, 상기 골(v)은 다소 라운딩될 수 있고, 이는 골이 넓어지게 하여, 예를 들어 약 50-2000nm 범위의 폭(w)을 형성할 수 있다. 골(v)의 적어도 일부는, 스무딩 후, 예를 들어 약 25-250nm 범위의 반경 (r)을 갖도록 만곡될 수 있다. 바람직하게, 텍스쳐화된 앞면에 대한 골의 폭(w)은 50-1000nm의 범위, 특히 50-500nm의 범위이다. 바람직하게, 텍스쳐화된 앞면에 대한 상기 골의 반경은 약 25-500nm의 범위, 특히 25-250nm의 범위이다.

SEG Solar, EX1018, Page 52

[0188] 도 20은 택일적인 공정을 도식적으로 나타낸다. (텍스쳐화된 뒷면 및 임의로 텍스쳐화된 앞면의) 부분적 스무딩(102a) 후, 상기 BSF층 및 에미터층이 제공된다(단계 (103) 및 (106)). 당해 기술분야의 숙련자에게 자명한 바와 같이, 본 구현의 단계(103) 및 (106)의 순서는 또한 반대이거나 동시에 수행될 수 있다.

[0189] 나아가, 임의로(그러나 바람직하게), 패시베이션 단계(110)가 적용될 수 있다. 패시베이션층은 상기 BSF층(및 또한 에미터 층) 상에 적용될 수 있다. 도 1-4에는 패시베이션 단계(110)를 묘사하지 않았다. 그러나, 이러한 단계는 글래스층 에칭 단계(107) 후에 적용될 수 있다. 도 5-19에는 이러한 패시베이션층이 묘사되지 않았다.

[0190] 당해 기술분야의 숙련자는 입사광선 및 셀의 뒷면은 교환될 수 있음을 이해할 수 있을 것이며, 이 경우 상기 BSF는 FSF가 되고, 상기 에미터는 셀의 뒷(비-입사광선)면에 위치하게 된다. 셀 앞면(FSF 면)의 낮은 반사도를 유지하기 위해, 텍스쳐화된 앞면의 바람직한 골의 폭은 50-1000nm의 범위 내이고, 특히 50-500nm의 범위 내이며, 텍스쳐화된 앞면의 바람직한 골 반경은 약 25-500nm, 특히 25-250nm의 범위 내이다.

[0191] p-형 전도성 후면전계 BSF층 및 앞면의 n-형 도펀트층의 획득을 위해서는 단계(103)이 보론과 같은p-형 도펀트를 이용하여 수행되어야 하며, 단계(106)은 인과 같은 n-형 도펀트를 이용하여 수행되어야 한다.

[0192] 전도형의 반전에 의해 상술한 순서에서 상기 PSG층(5) 및 BSG층(7)의 형성 및 제거가 반전되고 변경되어야 할 필요가 있는 것은 당해 기술분야의 숙련자에게 잘 이해될 것이다.

[0193] 유리하게, 본 방법은 개별적인 태양전지 사이에 적은 편차를 갖는 향상된 제조 과정을 제공한다. 본 발명에 의하면 실리콘 기판의 일 표면으로부터 다른 표면으로, 특히 BSF 면으로부터 에미터 면으로의 기생 도핑(parasitic doping)(p-형 또는 n-형)이 방지된다. 또한, 스크린 프린팅 단계가 생략되며, 이는 파손에 의한 생산 손실을 감소시킨다. 나아가, 앞면 및 뒷면에서 인의 양면 확산이 가능하며, 이는 실리콘 기판으로부터 향상된 불순물 게터링(gettering)의 결과를 가져온다. 나아가, 확산된 후면전계층은 태양전지의 효율을 향상시킬 수 있다.

[0194] 당해 기술분야의 숙련자는 택일적으로 실제 도펀트의 전구체에 따라 n 또는 p형 도핑층을 뒷면 또는 앞면에 형성하는 한편 PSG층(들) 또는 BSG층(들)의 형성이 필요하지 않은 것을 이해할 것이다. 이 경우, BSG 또는 PSG층의 제거를 위한 상술한 공정 단계는 생략될 수 있다.

[0195] 당해 기술분야에서 본 발명의 기술적 견지를 벗어남이 없이 본 발명의 다른 구현이 착상되고 실행을 위해 축소될 수 있는 것이 당해 기술분야의 숙련자에게 명백할 것이다. 본 발명의 상세한 설명은 본 발명을 예시적으로 기술하기 위한 것이고, 본 발명이 이에 제한되는 것은 아니다.

[0196] **실시예**

[0197] 실험에서, 셀(cell)을 하기의 공정 변화를 갖는 3 그룹의 웨이퍼로부터 비교하였다: i) 단계 (102a) 생략, ii) 평균 > 0.1 미크론 그러나 <1 미크론의 웨이퍼 두께 감소의 결과를 가져오는 부분적인 스무딩을 갖는 단계 (102a), 및 iii) ii)와 같은 부분적 스무딩을 3회 반복하여 수행한 단계.

[0198] 두 그룹 ii) 및 iii)은 1 mV(95% 신뢰구간)의 통계적 불확실성을 갖는 5mV의 평균 개회로 전압 상승을 나타내

SEG Solar, EX1018, Page 53

었다. 평균 합선(short circuit) 전류가 0.1%의 통계적 불확실성을 가지며, 0.5% 까지 상승하였다. 이는 뒷면 패시베이션이 부분적 스무딩에 의해 향상된 것을 명백히 입증하는 것이다.

[0199]

표 1


	부분적 스무딩 생략	1회 부분적 스무딩	3회 부분적 스무딩
Voc	U_o (참고 값)	U_o + 5 mV ± 0.5 mV	U_o + 5 mV ± 0.5 mV
Isc	I_o (참고 값)	I_o *(1.005±0.0005)	I_o *(1.005±0.0005)

[0200] 이와 일치하게, 셀의 뒷면 상에서 입사 광선으로 측정한 외부 양자 효율은 400nm 의 파장에서 그룹 ii) 및 iii)에 대해 10%의 증가를 나타내었다. 뒷면에서 측정된 반사도는 600 내지 1000nm의 파장에 대해 오직 약 1-2% 증가하였다.

[0201] 도 21a-21d는 랜덤 피라미드 텍스쳐화된 웨이퍼 표면 상의 상기 부분 스무딩 전(21a-21b) 및 후(21c-21d)의 SEM 이미지를 나타낸다. 부분적 스무딩이 없이는 골의 폭이 <50nm이고, 한편 부분적 스무딩 후에는 이 실시예에서는 상기 폭이 ~200nm인 것이 명백하다.


도면

도면1




SEG Solar, EX1018, Page 54

도면2




SEG Solar, EX1018, Page 55

도면3




SEG Solar, EX1018, Page 56


도면4



도면5




도면6a




SEG Solar, EX1018, Page 57


도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13



도면14




도면15




SEG Solar, EX1018, Page 59


도면16




도면17



도면18




도면19a




SEG Solar, EX1018, Page 60


도면19b



도면20




도면21a




SEG Solar, EX1018, Page 61


도면21b



도면21c



도면21d



SEG Solar, EX1018, Page 62

Electronic Patent Application Fee Transmittal

Application Number:	17964190
Filing Date:	12-Oct-2022
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Filer:	Sumiyo Onda/Natarsha Young
Attorney Docket Number:	084546-000033USD1

Filed as Large Entity

Filing Fees for Utility under 35 USC 111(a)

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Basic Filing:				
Pages:				
Claims:				
Miscellaneous-Filing:				
Petition:				
Patent-Appeals-and-Interference:				
Post-Allowance-and-Post-Issuance:				
Extension-of-Time:				

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Miscellaneous:				
SUBMISSION- INFORMATION DISCLOSURE STMT	1806	1	260	260
		Total in USD ($)		**260**

Electronic Acknowledgement Receipt	
EFS ID:	48488701
Application Number:	17964190
International Application Number:	
Confirmation Number:	7994
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Customer Number:	22204
Filer:	Sumiyo Onda/Natarsha Young
Filer Authorized By:	Sumiyo Onda
Attorney Docket Number:	084546-000033USD1
Receipt Date:	24-AUG-2023
Filing Date:	12-OCT-2022
Time Stamp:	17:11:08
Application Type:	Utility under 35 USC 111(a)

Payment information:

Submitted with Payment	yes
Payment Type	DA
Payment was successfully received in RAM	$260
RAM confirmation Number	E20238NH13049111
Deposit Account	
Authorized User	
The Director of the USPTO is hereby authorized to charge indicated fees and credit any overpayment as follows:	

File Listing:

Document Number	Document Description	File Name	File Size(Bytes)/ Message Digest	Multi Part /.zip	Pages (if appl.)
1	Transmittal Letter	IDS_084546-000033USD1.pdf	106528 9039e781e58d7b7fe60338002f89479c4fc5052d	no	2
Warnings:					
Information:					
2	Information Disclosure Statement (IDS) Form (SB08)	PTO1449_084546-000033USD1.pdf	170634 ceb6d952209cda339540b57546d8b57d6076f482	no	1
Warnings:					
Information:					
This is not an USPTO supplied IDS fillable form					
3	Non Patent Literature	US-18071430-OA1.pdf	297755 34982413617b6eaf5744c36c2e596f1301ae647a	no	8
Warnings:					
Information:					
4	Foreign Reference	KR20120080583A.pdf	1489259 1bb2ad5d60b23ec10b9761f8cb37b5467547261d	no	36
Warnings:					
Information:					
5	Fee Worksheet (SB06)	fee-info.pdf	38228 ca353872d5e31d3274753e2d035b994b69027525	no	2
Warnings:					
Information:					
		Total Files Size (in bytes):	2102404		

This Acknowledgement Receipt evidences receipt on the noted date by the USPTO of the indicated documents, characterized by the applicant, and including page counts, where applicable. It serves as evidence of receipt similar to a Post Card, as described in MPEP 503.

New Applications Under 35 U.S.C. 111

If a new application is being filed and the application includes the necessary components for a filing date (see 37 CFR 1.53(b)-(d) and MPEP 506), a Filing Receipt (37 CFR 1.54) will be issued in due course and the date shown on this Acknowledgement Receipt will establish the filing date of the application.

National Stage of an International Application under 35 U.S.C. 371

If a timely submission to enter the national stage of an international application is compliant with the conditions of 35 U.S.C. 371 and other applicable requirements a Form PCT/DO/EO/903 indicating acceptance of the application as a national stage submission under 35 U.S.C. 371 will be issued in addition to the Filing Receipt, in due course.

New International Application Filed with the USPTO as a Receiving Office

If a new international application is being filed and the international application includes the necessary components for an international filing date (see PCT Article 11 and MPEP 1810), a Notification of the International Application Number and of the International Filing Date (Form PCT/RO/105) will be issued in due course, subject to prescriptions concerning national security, and the date shown on this Acknowledgement Receipt will establish the international filing date of the application.

Docket No.: 084546-000033USD1

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application	)	
Kun **YU** et al.	)	Group Art Unit: 1721
Application No.: 17/964,190	)	Examiner: Golam Mowla
Filed: October 12, 2022	)	Confirmation No.: 7994
For: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	)	

INFORMATION DISCLOSURE STATEMENT

Mail Stop ISSUE FEE- Via EFS
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Dear Sir:

In accordance with the duty of disclosure as set forth in 37 C.F.R. § 1.56, Applicant hereby submits the following information in conformance with 37 C.F.R. §§ 1.97 and 1.98. In accordance with the policies of the U.S. Patent and Trademark Office, only copies of newly cited foreign patents and non-patent literature are being submitted.

Applicant notes that the Foreign Patent Document: KR 2012-0080583 listed on the attached Form PTO-1449, was previously cited by United States Patent and Trademark Office in a Non-Final Office Action mailed **June 30, 2023** issued in a counterpart U.S. Application No. 18/071,430.

The undersigned certifies that no item of information contained in the information disclosure statement was cited in a communication from a foreign patent office in a counterpart foreign application, and, to the knowledge of the person signing the certification after making reasonable inquiry, no item of information contained in the information disclosure statement was known to any individual designated in § 1.56(c) more than three months prior to the filing of the information disclosure statement.

It is requested that the accompanying Form PTO-1449 be considered and made of record in the above-identified application and that an Examiner-initialed copy of this form be returned to the undersigned.

The present Information Disclosure Statement is submitted after issuance of an action closing prosecution, is submitted before payment of the issue fee and is certified under 37 C.F.R. § 1.97(e)(2).

The Commissioner is hereby authorized to charge the $260.00 fee required in connection with this filing, and any additional fees which may be required, or credit any overpayment to Deposit Account No. 50-4181.

Respectfully submitted,

/Sumiyo Onda, Reg. No. 62166/
Sumiyo Onda
Registration No. 62,166

NIXON PEABODY LLP
CUSTOMER NO.: 22204
799 9th Street, N.W., Suite 500
Washington, DC 20001
Tel: 202-585-8000

SEG Solar, EX1018, Page 69

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

NOTICE OF ALLOWANCE AND FEE(S) DUE

22204 7590 07/14/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

EXAMINER
MOWLA, GOLAM

ART UNIT	PAPER NUMBER
1721	

DATE MAILED: 07/14/2023

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

TITLE OF INVENTION: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

APPLN. TYPE	ENTITY STATUS	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	UNDISCOUNTED	$1200	$0.00	$1200.00	$0	10/16/2023

THE APPLICATION IDENTIFIED ABOVE HAS BEEN EXAMINED AND IS ALLOWED FOR ISSUANCE AS A PATENT. PROSECUTION ON THE MERITS IS CLOSED. THIS NOTICE OF ALLOWANCE IS NOT A GRANT OF PATENT RIGHTS. THIS APPLICATION IS SUBJECT TO WITHDRAWAL FROM ISSUE AT THE INITIATIVE OF THE OFFICE OR UPON PETITION BY THE APPLICANT. SEE 37 CFR 1.313 AND MPEP 1308.

THE ISSUE FEE AND PUBLICATION FEE (IF REQUIRED) MUST BE PAID WITHIN THREE MONTHS FROM THE MAILING DATE OF THIS NOTICE OR THIS APPLICATION SHALL BE REGARDED AS ABANDONED. THIS STATUTORY PERIOD CANNOT BE EXTENDED. SEE 35 U.S.C. 151. THE ISSUE FEE DUE INDICATED ABOVE DOES NOT REFLECT A CREDIT FOR ANY PREVIOUSLY PAID ISSUE FEE IN THIS APPLICATION. IF AN ISSUE FEE HAS PREVIOUSLY BEEN PAID IN THIS APPLICATION (AS SHOWN ABOVE), THE RETURN OF PART B OF THIS FORM WILL BE CONSIDERED A REQUEST TO REAPPLY THE PREVIOUSLY PAID ISSUE FEE TOWARD THE ISSUE FEE NOW DUE.

HOW TO REPLY TO THIS NOTICE:

I. Review the ENTITY STATUS shown above. If the ENTITY STATUS is shown as SMALL or MICRO, verify whether entitlement to that entity status still applies.

If the ENTITY STATUS is the same as shown above, pay the TOTAL FEE(S) DUE shown above.

If the ENTITY STATUS is changed from that shown above, on PART B - FEE(S) TRANSMITTAL, complete section number 5 titled "Change in Entity Status (from status indicated above)".

For purposes of this notice, small entity fees are 40% the amount of undiscounted fees, and micro entity fees are 20% the amount of undiscounted fees.

II. PART B - FEE(S) TRANSMITTAL, or its equivalent, must be completed and returned to the United States Patent and Trademark Office (USPTO) with your ISSUE FEE and PUBLICATION FEE (if required). If you are charging the fee(s) to your deposit account, section "4b" of Part B - Fee(s) Transmittal should be completed. If an equivalent of Part B is filed, a request to reapply a previously paid issue fee must be clearly made, and delays in processing may occur due to the difficulty in recognizing the paper as an equivalent of Part B.

III. All communications regarding this application must give the application number. Please direct all communications prior to issuance to Mail Stop ISSUE FEE unless advised to the contrary.

IMPORTANT REMINDER: Maintenance fees are due in utility patents issuing on applications filed on or after Dec. 12, 1980. It is patentee's responsibility to ensure timely payment of maintenance fees when due. More information is available at www.uspto.gov/PatentMaintenanceFees.

PART B - FEE(S) TRANSMITTAL

Complete and send this form, together with applicable fee(s), by mail or fax, or via EFS-Web.

By mail, send to: Mail Stop ISSUE FEE
Commissioner for Patents
P.O. Box 1450
Alexandria, Virginia 22313-1450

By fax, send to: (571)-273-2885

INSTRUCTIONS: This form should be used for transmitting the ISSUE FEE and PUBLICATION FEE (if required). Blocks 1 through 5 should be completed where appropriate. All further correspondence will be mailed to the current correspondence address as indicated unless corrected below or directed otherwise in Block 1, by (a) specifying a new correspondence address; and/or (b) indicating a separate "FEE ADDRESS" for maintenance fee notifications. **Because electronic patent issuance may occur shortly after issue fee payment, any desired continuing application should preferably be filed prior to payment of this issue fee in order not to jeopardize copendency.**

CURRENT CORRESPONDENCE ADDRESS (Note: Use Block 1 for any change of address)

22204 7590 07/14/2023
NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

Note: A certificate of mailing can only be used for domestic mailings of the Fee(s) Transmittal. This certificate cannot be used for any other accompanying papers. Each additional paper, such as an assignment or formal drawing, must have its own certificate of mailing or transmission.

Certificate of Mailing or Transmission

I hereby certify that this Fee(s) Transmittal is being deposited with the United States Postal Service with sufficient postage for first class mail in an envelope addressed to the Mail Stop ISSUE FEE address above, or being transmitted to the USPTO via EFS-Web or by facsimile to (571) 273-2885, on the date below.

(Typed or printed name)
(Signature)
(Date)

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

TITLE OF INVENTION: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

APPLN. TYPE	ENTITY STATUS	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	UNDISCOUNTED	$1200	$0.00	$1200.00	$0	10/16/2023

EXAMINER	ART UNIT	CLASS-SUBCLASS
MOWLA, GOLAM	1721	136-243000

1. Change of correspondence address or indication of "Fee Address" (37 CFR 1.363).

❑ Change of correspondence address (or Change of Correspondence Address form PTO/AIA/122 or PTO/SB/122) attached.

❑ "Fee Address" indication (or "Fee Address" Indication form PTO/AIA/47 or PTO/SB/47; Rev 03-02 or more recent) attached. **Use of a Customer Number is required.**

2. For printing on the patent front page, list
(1) The names of up to 3 registered patent attorneys or agents OR, alternatively,
(2) The name of a single firm (having as a member a registered attorney or agent) and the names of up to 2 registered patent attorneys or agents. If no name is listed, no name will be printed.

1_____
2_____
3_____

3. ASSIGNEE NAME AND RESIDENCE DATA TO BE PRINTED ON THE PATENT (print or type)

PLEASE NOTE: Unless an assignee is identified below, no assignee data will appear on the patent. If an assignee is identified below, the document must have been previously recorded, or filed for recordation, as set forth in 37 CFR 3.11 and 37 CFR 3.81(a). Completion of this form is NOT a substitute for filing an assignment.

(A) NAME OF ASSIGNEE (B) RESIDENCE: (CITY and STATE OR COUNTRY)

Please check the appropriate assignee category or categories (will not be printed on the patent) : ❑ Individual ❑ Corporation or other private group entity ❑ Government

4a. Fees submitted: ❑Issue Fee ❑Publication Fee (if required)

4b. Method of Payment: *(Please first reapply any previously paid fee shown above)*

❑ Electronic Payment via Patent Center or EFS-Web ❑ Enclosed check ❑ Non-electronic payment by credit card (Attach form PTO-2038)

❑ The Director is hereby authorized to charge the required fee(s), any deficiency, or credit any overpayment to Deposit Account No. _____

5. **Change in Entity Status** (from status indicated above)

❑ Applicant certifying micro entity status. See 37 CFR 1.29
NOTE: Absent a valid certification of Micro Entity Status (see forms PTO/SB/15A and 15B), issue fee payment in the micro entity amount will not be accepted at the risk of application abandonment.

❑ Applicant asserting small entity status. See 37 CFR 1.27
NOTE: If the application was previously under micro entity status, checking this box will be taken to be a notification of loss of entitlement to micro entity status.

❑ Applicant changing to regular undiscounted fee status.
NOTE: Checking this box will be taken to be a notification of loss of entitlement to small or micro entity status, as applicable.

NOTE: This form must be signed in accordance with 37 CFR 1.31 and 1.33. See 37 CFR 1.4 for signature requirements and certifications.

Authorized Signature _____ Date _____

Typed or printed name _____ Registration No. _____

SEG Solar, EX1018, Page 71

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

22204 7590 07/14/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

EXAMINER	
MOWLA, GOLAM	
ART UNIT	**PAPER NUMBER**
1721	

DATE MAILED: 07/14/2023

Determination of Patent Term Adjustment under 35 U.S.C. 154 (b)
(Applications filed on or after May 29, 2000)

The Office has discontinued providing a Patent Term Adjustment (PTA) calculation with the Notice of Allowance.

Section 1(h)(2) of the AIA Technical Corrections Act amended 35 U.S.C. 154(b)(3)(B)(i) to eliminate the requirement that the Office provide a patent term adjustment determination with the notice of allowance. See Revisions to Patent Term Adjustment, 78 Fed. Reg. 19416, 19417 (Apr. 1, 2013). Therefore, the Office is no longer providing an initial patent term adjustment determination with the notice of allowance. The Office will continue to provide a patent term adjustment determination with the Issue Notification Letter that is mailed to applicant approximately three weeks prior to the issue date of the patent, and will include the patent term adjustment on the patent. Any request for reconsideration of the patent term adjustment determination (or reinstatement of patent term adjustment) should follow the process outlined in 37 CFR 1.705.

Any questions regarding the Patent Term Extension or Adjustment determination should be directed to the Office of Patent Legal Administration at (571)-272-7702. Questions relating to issue and publication fee payments should be directed to the Customer Service Center of the Office of Patent Publication at 1-(888)-786-0101 or (571)-272-4200.

SEG Solar, EX1018, Page 72

OMB Clearance and PRA Burden Statement for PTOL-85 Part B

The Paperwork Reduction Act (PRA) of 1995 requires Federal agencies to obtain Office of Management and Budget approval before requesting most types of information from the public. When OMB approves an agency request to collect information from the public, OMB (i) provides a valid OMB Control Number and expiration date for the agency to display on the instrument that will be used to collect the information and (ii) requires the agency to inform the public about the OMB Control Number's legal significance in accordance with 5 CFR 1320.5(b).

The information collected by PTOL-85 Part B is required by 37 CFR 1.311. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 30 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, Virginia 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, Virginia 22313-1450. Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Privacy Act Statement

The Privacy Act of 1974 (P.L. 93-579) requires that you be given certain information in connection with your submission of the attached form related to a patent application or patent. Accordingly, pursuant to the requirements of the Act, please be advised that: (1) the general authority for the collection of this information is 35 U.S.C. 2(b)(2); (2) furnishing of the information solicited is voluntary; and (3) the principal purpose for which the information is used by the U.S. Patent and Trademark Office is to process and/or examine your submission related to a patent application or patent. If you do not furnish the requested information, the U.S. Patent and Trademark Office may not be able to process and/or examine your submission, which may result in termination of proceedings or abandonment of the application or expiration of the patent.

The information provided by you in this form will be subject to the following routine uses:

1. The information on this form will be treated confidentially to the extent allowed under the Freedom of Information Act (5 U.S.C. 552) and the Privacy Act (5 U.S.C 552a). Records from this system of records may be disclosed to the Department of Justice to determine whether disclosure of these records is required by the Freedom of Information Act.
2. A record from this system of records may be disclosed, as a routine use, in the course of presenting evidence to a court, magistrate, or administrative tribunal, including disclosures to opposing counsel in the course of settlement negotiations.
3. A record in this system of records may be disclosed, as a routine use, to a Member of Congress submitting a request involving an individual, to whom the record pertains, when the individual has requested assistance from the Member with respect to the subject matter of the record.
4. A record in this system of records may be disclosed, as a routine use, to a contractor of the Agency having need for the information in order to perform a contract. Recipients of information shall be required to comply with the requirements of the Privacy Act of 1974, as amended, pursuant to 5 U.S.C. 552a(m).
5. A record related to an International Application filed under the Patent Cooperation Treaty in this system of records may be disclosed, as a routine use, to the International Bureau of the World Intellectual Property Organization, pursuant to the Patent Cooperation Treaty.
6. A record in this system of records may be disclosed, as a routine use, to another federal agency for purposes of National Security review (35 U.S.C. 181) and for review pursuant to the Atomic Energy Act (42 U.S.C. 218(c)).
7. A record from this system of records may be disclosed, as a routine use, to the Administrator, General Services, or his/her designee, during an inspection of records conducted by GSA as part of that agency's responsibility to recommend improvements in records management practices and programs, under authority of 44 U.S.C. 2904 and 2906. Such disclosure shall be made in accordance with the GSA regulations governing inspection of records for this purpose, and any other relevant (i.e., GSA or Commerce) directive. Such disclosure shall not be used to make determinations about individuals.
8. A record from this system of records may be disclosed, as a routine use, to the public after either publication of the application pursuant to 35 U.S.C. 122(b) or issuance of a patent pursuant to 35 U.S.C. 151. Further, a record may be disclosed, subject to the limitations of 37 CFR 1.14, as a routine use, to the public if the record was filed in an application which became abandoned or in which the proceedings were terminated and which application is referenced by either a published application, an application open to public inspection or an issued patent.
9. A record from this system of records may be disclosed, as a routine use, to a Federal, State, or local law enforcement agency, if the USPTO becomes aware of a violation or potential violation of law or regulation.

Notice of Allowability	Application No. 17/964,190	Applicant(s) YU et al.	
	Examiner GOLAM MOWLA	Art Unit 1721	AIA (FITF) Status Yes

-- The MAILING DATE of this communication appears on the cover sheet with the correspondence address--

All claims being allowable, PROSECUTION ON THE MERITS IS (OR REMAINS) CLOSED in this application. If not included herewith (or previously mailed), a Notice of Allowance (PTOL-85) or other appropriate communication will be mailed in due course. **THIS NOTICE OF ALLOWABILITY IS NOT A GRANT OF PATENT RIGHTS.** This application is subject to withdrawal from issue at the initiative of the Office or upon petition by the applicant. See 37 CFR 1.313 and MPEP 1308.

1. ☑ This communication is responsive to 06/23/2023.
   ☐ A declaration(s)/affidavit(s) under **37 CFR 1.130(b)** was/were filed on _____.

2. ☐ An election was made by the applicant in response to a restriction requirement set forth during the interview on _____; the restriction requirement and election have been incorporated into this action.

3. ☑ The allowed claim(s) is/are See Continuation Sheet . As a result of the allowed claim(s), you may be eligible to benefit from the **Patent Prosecution Highway** program at a participating intellectual property office for the corresponding application. For more information, please see **http://www.uspto.gov/patents/init_events/pph/index.jsp** or send an inquiry to **PPHfeedback@uspto.gov.**

4. ☐ Acknowledgment is made of a claim for foreign priority under 35 U.S.C. § 119(a)-(d) or (f).

   Certified copies:

   a) ☐ All b) ☐ Some* c) ☐ None of the:

   1. ☐ Certified copies of the priority documents have been received.
   2. ☐ Certified copies of the priority documents have been received in Application No. _____ .
   3. ☐ Copies of the certified copies of the priority documents have been received in this national stage application from the International Bureau (PCT Rule 17.2(a)).

   * Certified copies not received: _____ .

Applicant has THREE MONTHS FROM THE "MAILING DATE" of this communication to file a reply complying with the requirements noted below. Failure to timely comply will result in ABANDONMENT of this application.
THIS THREE-MONTH PERIOD IS NOT EXTENDABLE.

5. ☐ CORRECTED DRAWINGS (as "replacement sheets") must be submitted.
   ☐ including changes required by the attached Examiner's Amendment / Comment or in the Office action of Paper No./Mail Date _____ .

   Identifying indicia such as the application number (see 37 CFR 1.84(c)) should be written on the drawings in the front (not the back) of each sheet. Replacement sheet(s) should be labeled as such in the header according to 37 CFR 1.121(d).

6. ☐ DEPOSIT OF and/or INFORMATION about the deposit of BIOLOGICAL MATERIAL must be submitted. Note the attached Examiner's comment regarding REQUIREMENT FOR THE DEPOSIT OF BIOLOGICAL MATERIAL.

Attachment(s)

1. ☐ Notice of References Cited (PTO-892)
2. ☐ Information Disclosure Statements (PTO/SB/08), Paper No./Mail Date _____.
3. ☐ Examiner's Comment Regarding Requirement for Deposit of Biological Material _____.
4. ☐ Interview Summary (PTO-413), Paper No./Mail Date. _____.
5. ☐ Examiner's Amendment/Comment
6. ☑ Examiner's Statement of Reasons for Allowance
7. ☐ Other _____.

/GOLAM MOWLA/
Primary Examiner, Art Unit 1721

Continuation of 3. The allowed claim(s) is/are: 1-7,9,11-12,14,18 and 20-27

DETAILED ACTION

Notice of Pre-AIA or AIA Status

1. The present application, filed on or after March 16, 2013, is being examined under the first inventor to file provisions of the AIA.

Status of the Rejections

2. Due to Applicant's filing of TD, the double patenting rejections from the last Office Action is withdrawn. Claims 1-7, 9, 11-12, 14, 18 and 20-27 are allowable over the art of record.

Reasons for Allowance

3. The following is an examiner's statement of reasons for allowance: WO 2016/129481 A1 to Sakai et al. is the closest prior art. Sakai discloses an optoelectric transducer 10 which functions as a solar cell (refer to paragraph [0025]-[0112], [0224], and Fig.1 A-5), consist of a n type single crystal silicon substrate, and (refer to paragraph [0028]) with the semiconductor substrate 1 which has texture structure on a rear face, consist of silicon nitride and (refer to paragraph [0029] and [0039]) with the antireflection layer 2 of the aforementioned semiconductor substrate 1 which is placed in front, and placed between the aforementioned antireflection layer 2 and a light receiving surface, and (refer to paragraph [0039]) with the amorphous semiconductor layer which improves the passivation nature of a light receiving surface, it consists of an oxide of silicon and is placed on the aforementioned texture structure in the rear face of the aforementioned semiconductor substrate 1, (Refer to paragraph [0030] and [0041]-[0042]) with the passivation film 3 which has the film thickness which can tunnel a

carrier, (Refer to paragraph [0031] and [0043]) with the n type amorphous semiconductor layer 4 which is placed at the surface of the aforementioned passivation film 3, it is placed at the surface of the aforementioned n type amorphous semiconductor layer 4, and the protective film 8 which has the passivation nature to the aforementioned n type amorphous semiconductor layer 4, and the aforementioned optoelectric transducer 10 including (paragraph [0038] and refer to [0078]) are described. The textured structure is pyramid form and truncated four-sided pyramidical rugged structure and an actual texture is shown in Fig. 2 about the aforementioned texture structure at paragraph [0045]-[0047] of Sakai, which shows multiple unevenness with sizes or various form is formed. Sakai further discloses that in paragraph [0028] that the size of a texture is less than 15 micrometers.

However, Sakai does not clearly show among the overlapping unevenness about the distance of the top face of an outermost protruding part, and the top face of the protruding part which adjoins it.

Any comments considered necessary by applicant must be submitted no later than the payment of the issue fee and, to avoid processing delays, should preferably accompany the issue fee. Such submissions should be clearly labeled "Comments on Statement of Reasons for Allowance."

Correspondence/Contact Information

Any inquiry concerning this communication or earlier communications from the examiner should be directed to GOLAM MOWLA whose telephone number is (571)270-5268. The examiner can normally be reached on M-Th, 7am - 4pm.

Examiner interviews are available via telephone, in-person, and video conferencing using a USPTO supplied web-based collaboration tool. To schedule an interview, applicant is encouraged to use the USPTO Automated Interview Request (AIR) at http://www.uspto.gov/interviewpractice.

If attempts to reach the examiner by telephone are unsuccessful, the examiner's supervisor, Allison Bourke can be reached on 303-297-4684. The fax phone number for the organization where this application or proceeding is assigned is 571-273-8300.

Information regarding the status of an application may be obtained from the Patent Application Information Retrieval (PAIR) system. Status information for published applications may be obtained from either Private PAIR or Public PAIR. Status information for unpublished applications is available through Private PAIR only. For more information about the PAIR system, see https://ppair-my.uspto.gov/pair/PrivatePair. Should you have questions on access to the Private PAIR system, contact the Electronic Business Center (EBC) at 866-217-9197 (toll-free). If you would like assistance from a USPTO Customer Service Representative or access to the automated information system, call 800-786-9199 (IN USA OR CANADA) or 571-272-1000.

/GOLAM MOWLA/
Primary Examiner, Art Unit 1721

Search Notes	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

CPC - Searched*		
Symbol	**Date**	**Examiner**
H01L31/02366,03685,068,1824,1868.cpc.	12/15/2022	gm
H01L31/02366,03685,068,1824,1868.cpc.	03/06/2023	gm
H01L31/02366,03685,068,1824,1868.cpc.	03/31/2023	gm
H01L31/02366,03685,068,1824,1868.cpc.	05/08/2023	gm

CPC Combination Sets - Searched*		
Symbol	**Date**	**Examiner**

US Classification - Searched*			
Class	**Subclass**	**Date**	**Examiner**

* See search history printout included with this form or the SEARCH NOTES box below to determine the scope of the search.

Search Notes		
Search Notes	**Date**	**Examiner**
PE2E Search - CPC with keywords	12/15/2022	gm
Inventor and Assignee Search - PALM and PE2E	12/15/2022	gm
PE2E Search - CPC with keywords	03/06/2023	gm
PE2E Search - CPC with keywords	03/31/2023	gm
PE2E Search - CPC with keywords	05/08/2023	gm
PE2E Search - CPC with keywords	07/01/2023	gm

/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	

Search Notes	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

Interference Search			
US Class/CPC Symbol	**US Subclass/CPC Group**	**Date**	**Examiner**
	H01L 31/02366,03685,068,1824,1868	03/06/2023	gm
	H01L 31/02366,03685,068,1824,1868	03/31/2023	gm
	H01L 31/02366,03685,068,1824,1868	05/08/2023	gm
	updated previous	07/01/2023	gm

/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	**Art Unit**
	GOLAM MOWLA	1721

CPC						
Symbol					**Type**	**Version**
H01L	/	31	/	1868	F	2013-01-01
H01L	/	31	/	02366	I	2013-01-01
H01L	/	31	/	03685	I	2013-01-01
H01L	/	31	/	068	I	2013-01-01
H01L	/	31	/	1824	I	2013-01-01

CPC Combination Sets							
Symbol					**Type**	**Set**	**Ranking**	**Version**
	/		/					

NONE		Total Claims Allowed:	
(Assistant Examiner)	(Date)	20	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	01 July 2023	O.G. Print Claim(s)	O.G. Print Figure
(Primary Examiner)	(Date)	Claim 1	Fig. 1

U.S. Patent and Trademark Office — Part of Paper No.: 20230701

SEG Solar, EX1018, Page 81

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	**Art Unit**
	GOLAM MOWLA	1721

INTERNATIONAL CLASSIFICATION				
CLAIMED				
H01L31/0236	/	31	/	0236
H01L31/0368	/	31	/	0368
H01L31/068	/	31	/	068

NON-CLAIMED				
	/		/	

US ORIGINAL CLASSIFICATION	
CLASS	**SUBCLASS**

CROSS REFERENCES(S)						
CLASS	**SUBCLASS (ONE SUBCLASS PER BLOCK)**					

NONE (Assistant Examiner)	(Date)	**Total Claims Allowed:** 20	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721 (Primary Examiner)	01 July 2023 (Date)	O.G. Print Claim(s) Claim 1	O.G. Print Figure Fig. 1

U.S. Patent and Trademark Office — Part of Paper No.: 20230701

SEG Solar, EX1018, Page 82

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

☐ Claims renumbered in the same order as presented by applicant ☐ CPA ☑ T.D. ☐ R.1.47

CLAIMS

Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original
1	1		10		19										
2	2	9	11	13	20										
3	3	10	12	14	21										
4	4		13	15	22										
5	5	11	14	16	23										
6	6		15	17	24										
7	7		16	18	25										
	8		17	19	26										
8	9	12	18	20	27										

NONE (Assistant Examiner)	(Date)	**Total Claims Allowed:** 20	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721 (Primary Examiner)	01 July 2023 (Date)	O.G. Print Claim(s) Claim 1	O.G. Print Figure Fig. 1

U.S. Patent and Trademark Office — Part of Paper No.: 20230701

SEG Solar, EX1018, Page 83

PE2E SEARCH - Search History (Prior Art)

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	British Equivalents	Time Stamp
L47	296414	(semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature)	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/07/01 01:20 PM
L48	8260	H01L31/02366,03685,068,1824,1868.cpc. AND L47	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/07/01 01:21 PM
L49	328	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square)	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/07/01 01:21 PM

PE2E SEARCH - Search History (Interference)

Ref #	Hits	Search Query	DBs	Default	Plurals	British	Time Stamp

				Operator		Equivalents	
N30	46	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square)	(US-PGPUB; USPAT)	OR	ON	ON	2023/07/01 01:21 PM
N31	42740	N1 NOT pyramid$6	(US-PGPUB; USPAT)	OR	ON	ON	2023/07/01 01:21 PM
N32	3088	N3 AND (structure micro$1structure nano$1structure) WITH overlap$4	(US-PGPUB; USPAT)	OR	ON	ON	2023/07/01 01:21 PM
N33	2970	N4 AND (distance width wide gap)	(US-PGPUB; USPAT)	OR	ON	ON	2023/07/01 01:21 PM
N34	244	N5 AND tunnel$4 near2 (film layer)	(US-PGPUB; USPAT)	OR	ON	ON	2023/07/01 01:21 PM

Electronic Acknowledgement Receipt

EFS ID:	48196940
Application Number:	17964190
International Application Number:	
Confirmation Number:	7994
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Customer Number:	22204
Filer:	Jeffrey Costellia/Donald Sias
Filer Authorized By:	Jeffrey Costellia
Attorney Docket Number:	084546-000033USD1
Receipt Date:	23-JUN-2023
Filing Date:	12-OCT-2022
Time Stamp:	11:19:19
Application Type:	Utility under 35 USC 111(a)

Payment information:

Submitted with Payment	no

File Listing:

Document Number	Document Description	File Name	File Size(Bytes)/ Message Digest	Multi Part /.zip	Pages (if appl.)
1	Amendment/Request for Reconsideration-After Non-Final Rejection	084546_000033USD1_Response.pdf	107386 1e7f8bed668a6f930afac342c490bfe29fc10962	no	3

Warnings:

Information:	
Total Files Size (in bytes):	107386

This Acknowledgement Receipt evidences receipt on the noted date by the USPTO of the indicated documents, characterized by the applicant, and including page counts, where applicable. It serves as evidence of receipt similar to a Post Card, as described in MPEP 503.

New Applications Under 35 U.S.C. 111

If a new application is being filed and the application includes the necessary components for a filing date (see 37 CFR 1.53(b)-(d) and MPEP 506), a Filing Receipt (37 CFR 1.54) will be issued in due course and the date shown on this Acknowledgement Receipt will establish the filing date of the application.

National Stage of an International Application under 35 U.S.C. 371

If a timely submission to enter the national stage of an international application is compliant with the conditions of 35 U.S.C. 371 and other applicable requirements a Form PCT/DO/EO/903 indicating acceptance of the application as a national stage submission under 35 U.S.C. 371 will be issued in addition to the Filing Receipt, in due course.

New International Application Filed with the USPTO as a Receiving Office

If a new international application is being filed and the international application includes the necessary components for an international filing date (see PCT Article 11 and MPEP 1810), a Notification of the International Application Number and of the International Filing Date (Form PCT/RO/105) will be issued in due course, subject to prescriptions concerning national security, and the date shown on this Acknowledgement Receipt will establish the international filing date of the application.

Docket No.: 084546-000033USD1

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application	)	
Kun **YU** et al.	)	Group Art Unit: 1721
Application No.: 17/964,190	)	Examiner: Golam Mowla
Filed: October 12, 2022	)	Confirmation No.: 7994
For: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	)	

REQUEST FOR RECONSIDERATION

Mail Stop Amendment
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Dear Sir:

In response to the **Non-Final Office Action** dated **May 12, 2023**, please consider the following amendments and remarks in connection with the above-identified application.

Remarks begin on **page 2** of this paper.

REMARKS

The **Non-Final Office Action** mailed **May 12, 2023**, was received and its contents carefully noted. This response is filed within three months of the mailing date of the Office Action and therefore is believed to be timely without extension of time. Accordingly, Applicant respectfully submits that this response is being timely filed.

Status of Claims

Claims 1-7, 9-12, 14, 18 and 20-27 were pending in the present application prior to the above amendment, of which claims 1 and 20 are independent.

By this response, no claim is amended. Accordingly, claims 1-7, 9-12, 14, 18 and 20-27 remain pending in the present application, of which claims 1 are 20 are independent.

For the reasons set forth in detail below, all claims are believed to be in condition for allowance. Favorable reconsideration is requested.

Double Patenting

Claims 1-7, 9-12, 14, 18 and 20-27 stand rejected on the ground of non-statutory double patenting as unpatentable over claims 1-20 of co-pending U.S. Application No. 18/071,430 ("the '430 Application").

Claims 1-7, 9-12, 14, 18 and 20-27 stand rejected on the ground of non-statutory double patenting as unpatentable over claims 1-20 of co-pending U.S. Application No. 18/132,796 ("the '796 Application").

Without conceding in detail the merits of the Examiner's rejections, but to expedite prosecution, Applicant filed a Terminal Disclaimer in compliance with 37 CFR 1.321(c) with respect to the '430 Application and '796 Application, which has been approved. Accordingly, Applicant respectfully requests that this double patenting rejection be withdrawn.

Conclusion

In view of the foregoing, Applicant respectfully requests allowance of the instant application. If a conference would be helpful in expediting prosecution of the instant application, the Examiner is invited to telephone the undersigned to arrange such a conference.

SEG Solar, EX1018, Page 89

Except for issue fees payable under 37 C.F.R. § 1.18, the Commissioner is hereby authorized by this paper to charge any additional fees during the entire pendency of this application including fees due under 37 C.F.R. §§ 1.16 and 1.17 which may be required, including any required extension of time fees, or credit any overpayment to Deposit Account No. 50-4181. This paragraph is intended to be a **CONSTRUCTIVE PETITION FOR EXTENSION OF TIME** in accordance with 37 C.F.R. § 1.136(a)(3).

Respectfully submitted,

/Jeffrey L. Costellia, Reg.#35483/
Jeffrey L. Costellia
Registration No. 35,483

NIXON PEABODY LLP
CUSTOMER NO.: 22204
799 9th Street, N.W., Suite 500
Washington, DC 20004
Tel: 202-585-8000

SEG Solar, EX1018, Page 90

Doc Code: DIST.E.FILE **Document Description: Electronic Terminal Disclaimer - Filed**	PTO/SB/25 U.S. Patent and Trademark Office Department of Commerce

Electronic Petition Request	**TERMINAL DISCLAIMER TO OBVIATE A PROVISIONAL DOUBLE PATENTING REJECTION OVER A PENDING "REFERENCE" APPLICATION**
Application Number	17964190
Filing Date	12-Oct-2022
First Named Inventor	Kun YU
Attorney Docket Number	084546-000033USD1
Title of Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

☒ Filing of terminal disclaimer does not obviate requirement for response under 37 CFR 1.111 to outstanding Office Action

☒ This electronic Terminal Disclaimer is not being used for a Joint Research Agreement.

Owner	Percent Interest
SHANGHAI JINKO GREEN ENERGY ENTERPRISE MANAGEMENT CO., LTD.	50 %
ZHEJIANG JINKO SOLAR CO., LTD.	50 %

The owner(s) of percent interest listed above in the instant application hereby disclaims, except as provided below, the terminal part of the statutory term of any patent granted on the instant application which would extend beyond the expiration date of the full statutory term of any patent granted on pending reference Application Number(s)

18132796 filed on 04/10/2023

18071430 filed on 11/29/2022

as the term of any patent granted on said reference application may be shortened by any terminal disclaimer filed prior to the grant of any patent on the pending reference application. The owner hereby agrees that any patent so granted on the instant application shall be enforceable only for and during such period that it and any patent granted on the reference application are commonly owned. This agreement runs with any patent granted on the instant application and is binding upon the grantee, its successors or assigns.

In making the above disclaimer, the owner does not disclaim the terminal part of any patent granted on the instant application that would extend to the expiration date of the full statutory term of any patent granted on said reference application, "as the term of any patent granted on said reference application may be shortened by any terminal disclaimer filed prior to the grant of any patent on the pending reference application," in the event that any such patent granted on the pending reference application: expires for failure to pay a maintenance fee, is held unenforceable, is found invalid by a court of competent jurisdiction, is statutorily disclaimed in whole or terminally disclaimed under 37 CFR 1.321, has all claims canceled by a reexamination certificate, is reissued, or is in any manner terminated prior to the expiration of its full statutory term as shortened by any terminal disclaimer filed prior to its grant.

- (●) Terminal disclaimer fee under 37 CFR 1.20(d) is included with Electronic Terminal Disclaimer request.
- ( ) I certify, in accordance with 37 CFR 1.4(d)(4), that the terminal disclaimer fee under 37 CFR 1.20(d) required for this terminal disclaimer has already been paid in the above-identified application.

Applicant claims the following fee status:

- ( ) Small Entity
- ( ) Micro Entity
- (●) Regular Undiscounted

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the application or any patent issued thereon.

THIS PORTION MUST BE COMPLETED BY THE SIGNATORY OR SIGNATORIES

I certify, in accordance with 37 CFR 1.4(d)(4) that I am:

- (●) An attorney or agent registered to practice before the Patent and Trademark Office who is of record in this application

  Registration Number 35483

- ( ) A sole inventor
- ( ) A joint inventor; I certify that I am authorized to sign this submission on behalf of all of the inventors as evidenced by the power of attorney in the application
- ( ) A joint inventor; all of whom are signing this request

Signature	/Jeffrey L. Costellia, Reg. No. 35,483/
Name	Jeffrey L. Costellia

*Statement under 37 CFR 3.73(b) is required if terminal disclaimer is signed by the assignee (owner).
Form PTO/SB/96 may be used for making this certification. See MPEP § 324.

Electronic Patent Application Fee Transmittal

Application Number:	17964190
Filing Date:	12-Oct-2022
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Filer:	Jeffrey Costellia/Donald Sias
Attorney Docket Number:	084546-000033USD1

Filed as Large Entity

Filing Fees for Utility under 35 USC 111(a)

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Basic Filing:				
STATUTORY OR TERMINAL DISCLAIMER	1814	1	170	170
Pages:				
Claims:				
Miscellaneous-Filing:				
Petition:				
Patent-Appeals-and-Interference:				
Post-Allowance-and-Post-Issuance:				

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Extension-of-Time:				
Miscellaneous:				
			Total in USD ($)	**170**

Doc Code: DISQ.E.FILE
Document Description: Electronic Terminal Disclaimer – Approved

Application No.: 17964190

Filing Date: 12-Oct-2022

Applicant/Patent under Reexamination: YU et al.

Electronic Terminal Disclaimer filed on June 23, 2023

☒ APPROVED

This patent is subject to a terminal disclaimer

☐ DISAPPROVED

Approved/Disapproved by: Electronic Terminal Disclaimer automatically approved by EFS-Web

U.S. Patent and Trademark Office

Electronic Acknowledgement Receipt	
EFS ID:	48196858
Application Number:	17964190
International Application Number:	
Confirmation Number:	7994
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Customer Number:	22204
Filer:	Jeffrey Costellia/Donald Sias
Filer Authorized By:	Jeffrey Costellia
Attorney Docket Number:	084546-000033USD1
Receipt Date:	23-JUN-2023
Filing Date:	12-OCT-2022
Time Stamp:	11:15:28
Application Type:	Utility under 35 USC 111(a)

Payment information:

Submitted with Payment	yes
Payment Type	DA
Payment was successfully received in RAM	$170
RAM confirmation Number	E20236MB15279806
Deposit Account	
Authorized User	
The Director of the USPTO is hereby authorized to charge indicated fees and credit any overpayment as follows:	

File Listing:

Document Number	Document Description	File Name	File Size(Bytes)/ Message Digest	Multi Part /.zip	Pages (if appl.)
1	Terminal Disclaimer-Filed (Electronic)	eTerminal-Disclaimer.pdf	43949 9ed91f714a762d6c47b3ef36b3733e3715acb336	no	2
Warnings:					
Information:					
2	Fee Worksheet (SB06)	fee-info.pdf	37939 c28c1697036a284ec043034ffea94b25c7f67312	no	2
Warnings:					
Information:					
		Total Files Size (in bytes):	81888		

This Acknowledgement Receipt evidences receipt on the noted date by the USPTO of the indicated documents, characterized by the applicant, and including page counts, where applicable. It serves as evidence of receipt similar to a Post Card, as described in MPEP 503.

New Applications Under 35 U.S.C. 111

If a new application is being filed and the application includes the necessary components for a filing date (see 37 CFR 1.53(b)-(d) and MPEP 506), a Filing Receipt (37 CFR 1.54) will be issued in due course and the date shown on this Acknowledgement Receipt will establish the filing date of the application.

National Stage of an International Application under 35 U.S.C. 371

If a timely submission to enter the national stage of an international application is compliant with the conditions of 35 U.S.C. 371 and other applicable requirements a Form PCT/DO/EO/903 indicating acceptance of the application as a national stage submission under 35 U.S.C. 371 will be issued in addition to the Filing Receipt, in due course.

New International Application Filed with the USPTO as a Receiving Office

If a new international application is being filed and the international application includes the necessary components for an international filing date (see PCT Article 11 and MPEP 1810), a Notification of the International Application Number and of the International Filing Date (Form PCT/RO/105) will be issued in due course, subject to prescriptions concerning national security, and the date shown on this Acknowledgement Receipt will establish the international filing date of the application.

United States Patent and Trademark Office

Office of the Chief Financial Officer

Document Code:WFEE

User :Monique Brunson

Refund Accounting Date:06/05/2023

Effective Date	Sale Item Reference Number	Refund Total
04/19/2023	17964190	$1,360.00

Document Number	Fee Code	Fee Code Description	Amount Paid	Payment Method	Account Number
I202364E08137301	1801	RCE- 1ST REQUEST	$1,360.00	DA	504181

United States Patent and Trademark Office

Office of the Chief Financial Officer

Document Code:WFEE

User :Monique Brunson

Sale Adjustment Accounting Date:06/05/2023

Effective Date	Sale Accounting Date	Sale Item Reference Number
04/19/2023	06/05/2023	17964190

Document Number	Fee Code	Fee Code Description	Amount Paid	Payment Method
I202364E08137301	1801	RCE- 1ST REQUEST	$1,360.00	DA

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

22204 7590 05/12/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

EXAMINER	
MOWLA, GOLAM	

ART UNIT	PAPER NUMBER
1721	

NOTIFICATION DATE	DELIVERY MODE
05/12/2023	ELECTRONIC

Please find below and/or attached an Office communication concerning this application or proceeding.

The time period for reply, if any, is set in the attached communication.

Notice of the Office communication was sent electronically on above-indicated "Notification Date" to the following e-mail address(es):

ipairlink@nixonpeabody.com
nppatent@nixonpeabody.com

Office Action Summary	**Application No.** 17/964,190	**Applicant(s)** YU et al.	
	Examiner GOLAM MOWLA	**Art Unit** 1721	**AIA (FITF) Status** Yes

-- The MAILING DATE of this communication appears on the cover sheet with the correspondence address --

Period for Reply

A SHORTENED STATUTORY PERIOD FOR REPLY IS SET TO EXPIRE 3 MONTHS FROM THE MAILING DATE OF THIS COMMUNICATION.

- Extensions of time may be available under the provisions of 37 CFR 1.136(a). In no event, however, may a reply be timely filed after SIX (6) MONTHS from the mailing date of this communication.
- If NO period for reply is specified above, the maximum statutory period will apply and will expire SIX (6) MONTHS from the mailing date of this communication.
- Failure to reply within the set or extended period for reply will, by statute, cause the application to become ABANDONED (35 U.S.C. § 133). Any reply received by the Office later than three months after the mailing date of this communication, even if timely filed, may reduce any earned patent term adjustment. See 37 CFR 1.704(b).

Status

1)☑ Responsive to communication(s) filed on 04/24/2023.

☐ A declaration(s)/affidavit(s) under **37 CFR 1.130(b)** was/were filed on _____.

2a)☐ This action is **FINAL.** 2b) ☑ This action is non-final.

3)☐ An election was made by the applicant in response to a restriction requirement set forth during the interview on _____; the restriction requirement and election have been incorporated into this action.

4)☐ Since this application is in condition for allowance except for formal matters, prosecution as to the merits is closed in accordance with the practice under *Ex parte Quayle*, 1935 C.D. 11, 453 O.G. 213.

Disposition of Claims*

5) ☑ Claim(s) 1-7,9-12,14,18 and 20-27 is/are pending in the application.

5a) Of the above claim(s) _____ is/are withdrawn from consideration.

6) ☐ Claim(s) _____ is/are allowed.

7) ☑ Claim(s) 1-7,9-12,14,18 and 20-27 is/are rejected.

8) ☐ Claim(s) _____ is/are objected to.

9) ☐ Claim(s) _____ are subject to restriction and/or election requirement

* If any claims have been determined allowable, you may be eligible to benefit from the **Patent Prosecution Highway** program at a participating intellectual property office for the corresponding application. For more information, please see http://www.uspto.gov/patents/init_events/pph/index.jsp or send an inquiry to **PPHfeedback@uspto.gov.**

Application Papers

10)☐ The specification is objected to by the Examiner.

11)☐ The drawing(s) filed on _____ is/are: a)☐ accepted or b)☐ objected to by the Examiner.

Applicant may not request that any objection to the drawing(s) be held in abeyance. See 37 CFR 1.85(a).

Replacement drawing sheet(s) including the correction is required if the drawing(s) is objected to. See 37 CFR 1.121(d).

Priority under 35 U.S.C. § 119

12)☑ Acknowledgment is made of a claim for foreign priority under 35 U.S.C. § 119(a)-(d) or (f).

Certified copies:

a)☑ All b)☐ Some** c)☐ None of the:

1.☑ Certified copies of the priority documents have been received.

2.☐ Certified copies of the priority documents have been received in Application No. _____.

3.☐ Copies of the certified copies of the priority documents have been received in this National Stage application from the International Bureau (PCT Rule 17.2(a)).

** See the attached detailed Office action for a list of the certified copies not received.

Attachment(s)

1) ☐ Notice of References Cited (PTO-892)

2) ☑ Information Disclosure Statement(s) (PTO/SB/08a and/or PTO/SB/08b) Paper No(s)/Mail Date 04/19/2023.

3) ☐ Interview Summary (PTO-413) Paper No(s)/Mail Date _____.

4) ☐ Other: _____.

DETAILED ACTION

Notice of Pre-AIA or AIA Status

1. The present application, filed on or after March 16, 2013, is being examined under the first inventor to file provisions of the AIA.

Continued Examination Under 37 CFR 1.114

2. A request for continued examination under 37 CFR 1.114, including the fee set forth in 37 CFR 1.17(e), was filed in this application after allowance or after an Office action under *Ex Parte Quayle*, 25 USPQ 74, 453 O.G. 213 (Comm'r Pat. 1935). Since this application is eligible for continued examination under 37 CFR 1.114, and the fee set forth in 37 CFR 1.17(e) has been timely paid, prosecution in this application has been reopened pursuant to 37 CFR 1.114. Applicant's submission filed on 04/24/2023 has been entered.

Information Disclosure Statement

3. The information disclosure statement filed on 04/19/2023 is same as the IDS filed on 04/24/2023. Since the IDS filed on 04/24/2023 has been considered, the references cited in IDS filed on 04/19/2023 have been crossed out.

Double Patenting

4. The nonstatutory double patenting rejection is based on a judicially created doctrine grounded in public policy (a policy reflected in the statute) so as to prevent the unjustified or improper timewise extension of the "right to exclude" granted by a patent and to prevent possible

harassment by multiple assignees. A nonstatutory double patenting rejection is appropriate where the conflicting claims are not identical, but at least one examined application claim is not patentably distinct from the reference claim(s) because the examined application claim is either anticipated by, or would have been obvious over, the reference claim(s). See, e.g., *In re Berg*, 140 F.3d 1428, 46 USPQ2d 1226 (Fed. Cir. 1998); *In re Goodman*, 11 F.3d 1046, 29 USPQ2d 2010 (Fed. Cir. 1993); *In re Longi*, 759 F.2d 887, 225 USPQ 645 (Fed. Cir. 1985); *In re Van Ornum*, 686 F.2d 937, 214 USPQ 761 (CCPA 1982); *In re Vogel*, 422 F.2d 438, 164 USPQ 619 (CCPA 1970); *In re Thorington*, 418 F.2d 528, 163 USPQ 644 (CCPA 1969).

A timely filed terminal disclaimer in compliance with 37 CFR 1.321(c) or 1.321(d) may be used to overcome an actual or provisional rejection based on nonstatutory double patenting provided the reference application or patent either is shown to be commonly owned with the examined application, or claims an invention made as a result of activities undertaken within the scope of a joint research agreement. See MPEP § 717.02 for applications subject to examination under the first inventor to file provisions of the AIA as explained in MPEP § 2159. See MPEP § 2146 *et seq.* for applications not subject to examination under the first inventor to file provisions of the AIA. A terminal disclaimer must be signed in compliance with 37 CFR 1.321(b).

The USPTO Internet website contains terminal disclaimer forms which may be used. Please visit www.uspto.gov/patent/patents-forms. The filing date of the application in which the form is filed determines what form (e.g., PTO/SB/25, PTO/SB/26, PTO/AIA/25, or PTO/AIA/26) should be used. A web-based eTerminal Disclaimer may be filled out completely online using web-screens. An eTerminal Disclaimer that meets all requirements is auto-processed and approved immediately upon submission. For more information about eTerminal Disclaimers, refer to www.uspto.gov/patents/process/file/efs/guidance/eTD-info-I.jsp.

5. Claims 1-7, 9-12, 14, 18 and 20-27 are provisionally rejected on the ground of nonstatutory double patenting as being unpatentable over claims 1-20 of copending Application No. 18/071,430. The claims of copending application encompass all the limitations of pending claims.

This is a provisional nonstatutory double patenting rejection.

6. Claims 1-7, 9-12, 14, 18 and 20-27 are provisionally rejected on the ground of nonstatutory double patenting as being unpatentable over claims 1-20 of copending Application No. 18/132,796. The claims of copending application encompass all the limitations of pending claims.

This is a provisional nonstatutory double patenting rejection.

Conclusion

7. The search did not reveal any pertinent art that discloses a solar cell as required by the instant claims. WO 2016/129481 A1 to Sakai et al. is the closest prior art.

WO 2016/129481 A1 to Sakai et al. discloses an optoelectric transducer 10 which functions as a solar cell (refer to paragraph [0025]-[0112], [0224], and Fig.1 A-5), consist of a n type single crystal silicon substrate, and (refer to paragraph [0028]) with the semiconductor substrate 1 which has texture structure on a rear face, consist of silicon nitride and (refer to paragraph [0029] and [0039]) with the antireflection layer 2 of the aforementioned semiconductor substrate 1 which is placed in front, and placed between the aforementioned

antireflection layer 2 and a light receiving surface, and (refer to paragraph [0039]) with the amorphous semiconductor layer which improves the passivation nature of a light receiving surface, it consists of an oxide of silicon and is placed on the aforementioned texture structure in the rear face of the aforementioned semiconductor substrate 1, (Refer to paragraph [0030] and [0041]-[0042]) with the passivation film 3 which has the film thickness which can tunnel a carrier, (Refer to paragraph [0031] and [0043]) with the n type amorphous semiconductor layer 4 which is placed at the surface of the aforementioned passivation film 3, it is placed at the surface of the aforementioned n type amorphous semiconductor layer 4, and the protective film 8 which has the passivation nature to the aforementioned n type amorphous semiconductor layer 4, and the aforementioned optoelectric transducer 10 including (paragraph [0038] and refer to [0078]) are described. The textured structure is pyramid form and truncated four-sided pyramidical rugged structure and an actual texture is shown in Fig. 2 about the aforementioned texture structure at paragraph [0045]-[0047] of Sakai, which shows multiple unevenness with sizes or various form is formed. Sakai further discloses that in paragraph [0028] that the size of a texture is less than 15 micrometers.

However, Sakai does not clearly show among the overlapping unevenness about the distance of the top face of an outermost protruding part, and the top face of the protruding part which adjoins it.

Correspondence/Contact Information

Any inquiry concerning this communication or earlier communications from the examiner should be directed to GOLAM MOWLA whose telephone number is (571)270-5268. The examiner can normally be reached on M-Th, 7am - 4pm.

Examiner interviews are available via telephone, in-person, and video conferencing using a USPTO supplied web-based collaboration tool. To schedule an interview, applicant is encouraged to use the USPTO Automated Interview Request (AIR) at http://www.uspto.gov/interviewpractice.

If attempts to reach the examiner by telephone are unsuccessful, the examiner's supervisor, Allison Bourke can be reached on 303-297-4684. The fax phone number for the organization where this application or proceeding is assigned is 571-273-8300.

Information regarding the status of an application may be obtained from the Patent Application Information Retrieval (PAIR) system. Status information for published applications may be obtained from either Private PAIR or Public PAIR. Status information for unpublished applications is available through Private PAIR only. For more information about the PAIR system, see https://ppair-my.uspto.gov/pair/PrivatePair. Should you have questions on access to the Private PAIR system, contact the Electronic Business Center (EBC) at 866-217-9197 (toll-free). If you would like assistance from a USPTO Customer Service Representative or access to the automated information system, call 800-786-9199 (IN USA OR CANADA) or 571-272-1000.

/GOLAM MOWLA/
Primary Examiner, Art Unit 1721

Search Notes	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

CPC - Searched*		
Symbol	**Date**	**Examiner**
H01L31/02366,03685,068,1824,1868.cpc.	12/15/2022	gm
H01L31/02366,03685,068,1824,1868.cpc.	03/06/2023	gm
H01L31/02366,03685,068,1824,1868.cpc.	03/31/2023	gm
H01L31/02366,03685,068,1824,1868.cpc.	05/08/2023	gm

CPC Combination Sets - Searched*		
Symbol	**Date**	**Examiner**

US Classification - Searched*			
Class	**Subclass**	**Date**	**Examiner**

* See search history printout included with this form or the SEARCH NOTES box below to determine the scope of the search.

Search Notes		
Search Notes	**Date**	**Examiner**
PE2E Search - CPC with keywords	12/15/2022	gm
Inventor and Assignee Search - PALM and PE2E	12/15/2022	gm
PE2E Search - CPC with keywords	03/06/2023	gm
PE2E Search - CPC with keywords	03/31/2023	gm
PE2E Search - CPC with keywords	05/08/2023	gm

/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	

Search Notes	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

Interference Search			
US Class/CPC Symbol	US Subclass/CPC Group	Date	Examiner
	H01L 31/02366,03685,068,1824,1868	03/06/2023	gm
	H01L 31/02366,03685,068,1824,1868	03/31/2023	gm
	H01L 31/02366,03685,068,1824,1868	05/08/2023	gm

/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	

Bibliographic Data

Application No: 17/964,190

Foreign Priority claimed: (•) Yes ( ) No

35 USC 119 (a-d) conditions met: [✓] Yes [ ] No [ ] Met After Allowance

Verified and Acknowledged: /GOLAM MOWLA/ Examiner's Signature [ ] Initials

Title: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

FILING or 371(c) DATE	CLASS	GROUP ART UNIT	ATTORNEY DOCKET NO.
10/12/2022	136	1721	084546-000033USD1
RULE			

APPLICANTS

SHANGHAI JINKO GREEN ENERGY ENTERPRISE MANAGEMENT CO., LTD., Minhang District, Shanghai, CHINA

ZHEJIANG JINKO SOLAR CO., LTD., Haining, CHINA

INVENTORS

Kun YU, Haining, CHINA

Changming LIU, Haining, CHINA

Xinyu ZHANG, Haining, CHINA

CONTINUING DATA

This application is a DIV of 17459689 08/27/2021 PAT 11581454

FOREIGN APPLICATIONS

CHINA CN202110895225.8 08/04/2021

IF REQUIRED, FOREIGN LICENSE GRANTED**

10/24/2022

STATE OR COUNTRY

CHINA

ADDRESS

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001
UNITED STATES

FILING FEE RECEIVED

$1,820

Substitute for form 1449A/PTO				*Complete if Known*	
INFORMATION DISCLOSURE STATEMENT BY APPLICANT				Application Number	17/964,190
(use as many sheets as necessary)				Filing Date	October 12, 2022
				First Named Inventor	Kun YU et al.
				Art Unit	1721
				Examiner Name	Golam Mowla
Sheet	1	of	1	Attorney Docket Number	084546-000038USD1

U.S. PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	U.S. Patent Document Number - Kind Code[2] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear
		US-2018/0182905	06-28-2018	Nam et al.	
		US-2018/0315866	11-01-2018	Cheong et al.	
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			

FOREIGN PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	Foreign Patent Document Country Code[3] Number[4] Kind Code[5] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Application of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear	T[6]
		JP-2012-216788	11-08-2012			Abstract
		JP-06-061515	03-04-1994			None
		CN-112599615	04-02-2021			Abstract
		CN-110931596	03-27-2020			Abstract
		WO-2016/129481	08-18-2016			Abstract
		WO-2013/186945	12-19-2013			Abstract

OTHER PRIOR ART – NON PATENT LITERATURE DOCUMENTS

Examiner Initials*	Cite No.[1]	Include name of the author (in CAPITAL LETTERS), title of the article (when appropriate), title of the item (book, magazine, journal, serial, symposium, catalog, etc.)., date, page(s), volume-issue number(s), publisher, city and/or country where published.	T[2]
		Japanese Office Action for Application No. 2022-176074, mailed April 11, 2023 (4 pages)	MT

Examiner Signature	/GOLAM MOWLA/	Date Considered	05/08/2023

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

[1] Applicant's unique citation designation number (optional). [2] See Kinds Codes of USPTO Patent Documents at www.uspto.gov or MPEP 901.04. [3] Enter Office that issued the document, by the two-letter code (WIPO Standard ST.3). [4] For Japanese patent documents, the indication of the year of the reign of the Emperor must precede the serial number of the patent document. [5] Kind of document by the appropriate symbols as indicated on the document under WIPO Standard ST.16 if possible. [6] Applicant is to place a check mark here if English language Translation is attached.

[1] Applicant's unique citation designation number (optional). [2] Applicant is to place a check mark here if English language Translation is attached.

4895-4403-2350.1

ALL REFERENCES CONSIDERED EXCEPT WHERE LINED THROUGH. /G.M/

PE2E SEARCH - Search History (Prior Art)

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	British Equivalents	Time Stamp
L41	295158	(semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature)	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/05/08 02:58 PM
L42	8220	H01L31/02366,03685,068,1824,1868.cpc. AND L41	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/05/08 02:58 PM
L43	326	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square)	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/05/08 02:58 PM

PE2E SEARCH - Search History (Interference)

Ref #	Hits	Search Query	DBs	Default	Plurals	British	Time Stamp

				Operator		Equivalents	
N25	46	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square)	(US-PGPUB; USPAT)	OR	ON	ON	2023/05/08 02:59 PM
N26	42470	N1 NOT pyramid$6	(US-PGPUB; USPAT)	OR	ON	ON	2023/05/08 02:59 PM
N27	3064	N3 AND (structure micro$1structure nano$1structure) WITH overlap$4	(US-PGPUB; USPAT)	OR	ON	ON	2023/05/08 02:59 PM
N28	2946	N4 AND (distance width wide gap)	(US-PGPUB; USPAT)	OR	ON	ON	2023/05/08 02:59 PM
N29	243	N5 AND tunnel$4 near2 (film layer)	(US-PGPUB; USPAT)	OR	ON	ON	2023/05/08 02:59 PM

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

22204 7590 05/04/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

EXAMINER	
MOWLA, GOLAM	

ART UNIT	PAPER NUMBER
1721	

NOTIFICATION DATE	DELIVERY MODE
05/04/2023	ELECTRONIC

Please find below and/or attached an Office communication concerning this application or proceeding.

The time period for reply, if any, is set in the attached communication.

Notice of the Office communication was sent electronically on above-indicated "Notification Date" to the following e-mail address(es):

ipairlink@nixonpeabody.com
nppatent@nixonpeabody.com

UNITED STATES DEPARTMENT OF COMMERCE
U.S. Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450

APPLICATION NO./ CONTROL NO.	FILING DATE	FIRST NAMED INVENTOR/ PATENT IN REEXAMINATION	ATTORNEY DOCKET NO.
17/964,190	10/12/2022	YU et al.	084546-000033USD1

	EXAMINER	
NIXON PEABODY, LLP 799 Ninth Street, NW SUITE 500 WASHINGTON, DC 20001	CHRISTINE S TIERNEY	
	ART UNIT	PAPER
	1700	20230501

DATE MAILED: _____

Please find below and/or attached an Office communication concerning this application or proceeding.

Commissioner for Patents

The QPIDS request submitted on April 19, 2023 is improper as a Petition to Withdraw from Issue After Payment of the Issue Fee was not filed with the QPIDS request.

/CHRISTINE S TIERNEY/
Supervisory Patent Examiner, Art Unit 1700

PTO-90C (Rev.04-03)

Digital Access Service
(DAS)

WIPO
WORLD
INTELLECTUAL PROPERTY
ORGANIZATION

CERTIFICATE OF AVAILABILITY OF A CERTIFIED PATENT DOCUMENT IN A DIGITAL LIBRARY

The International Bureau certifies that a copy of the patent application indicated below has been available to the WIPO Digital Access Service since the date of availability indicated, and that the patent application has been available to the indicated Office(s) as of the date specified following the relevant Office code:

Document details: Country/Office: CN
Filing date: 04 Aug 2021 (04.08.2021)
Application number: 2021108952258

Date of availability of document: 11 Aug 2021 (11.08.2021)

The following Offices can retrieve this document by using the access code:
AR, AT, AU, BE, BR, CA, CL, CN, CO, DK, EA, EE, EP, ES, FI, GB, GE, IB, IE, IL, IN, JP, KR, LT, LV, MA, MC, MX, NL, NO, NZ, PL, SE, US

Date of issue of this certificate: 02 May 2023 (02.05.2023)

34, chemin des Colombettes
1211 Geneva 20, Switzerland
www.wipo.int

国家知识产权局

NATIONAL INTELLECTUAL PROPERTY ADMINISTRATION, PRC

证　　明

本证明之附件是向本局提交的下列专利申请文件副本。

申　　请　　号：202110895225.8

申　请　类　型：发明专利

发明 创造 名称：太阳能电池及其制备方法、光伏组件

申　　请　　日：2021 年 08 月 04 日

申　　请　　人：上海晶科绿能企业管理有限公司、浙江晶科能源有限公司

发明人或设计人：丁琨、刘长明、张昕宇

局长

申长雨

2021 年 08 月 11 日

权 利 要 求 书

1、一种太阳能电池，其特征在于，所述太阳能电池包括：

半导体衬底，所述半导体衬底的后表面具有第一纹理结构，所述第一纹理结构包括至少部分堆叠的两个或多个第一子结构，对于所述至少部分堆叠的两个或多个第一子结构，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离小于等于 2μm，所述最外侧第一子结构的顶部表面的一维尺寸小于等于 45μm；

位于所述半导体衬底的前表面的第一钝化层；

位于所述半导体衬底的后表面的第一纹理结构上的隧穿氧化层；

位于所述隧穿氧化层表面的掺杂导电层，所述掺杂导电层与所述半导体衬底具有相同导电类型的掺杂元素；以及

位于所述掺杂导电层表面的第二钝化层。

2、根据权利要求 1 所述的太阳能电池，其特征在于，所述半导体衬底的前表面具有第二纹理结构，所述第二纹理结构包括金字塔状微结构，所述金字塔状微结构包括远离所述半导体衬底前表面的顶部及靠近所述半导体衬底前表面的底部，在远离所述前表面且垂直于所述前表面的方向上，所述金字塔状微结构的顶部与底部的距离小于等于 5μm。

3、根据权利要求 1 所述的太阳能电池，其特征在于，对于所述至少部分堆叠的两个或多个第一子结构，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离在 0.3μm~1.2μm 内。

4、根据权利要求 1 所述的太阳能电池，其特征在于，所述最外侧第一子结构的顶部表面的平均一维尺寸在 10μm~15μm 内。

5、根据权利要求 1 所述的太阳能电池，其特征在于，所述最外侧第一子结构的顶部表面上的隧穿氧化层厚度小于所述最外侧第一子结构侧部表面上的隧穿氧化层厚度。

6、根据权利要求 1 所述的太阳能电池，其特征在于，所述最外侧第一子结构的顶部表面上的隧穿氧化层与所述最外侧第一子结构的侧部表面上的隧穿氧化层之间的厚度差小于等于 0.15nm。

7、根据权利要求 1 所述的太阳能电池，其特征在于，所述第一纹理

SEG Solar, EX1018, Page 117

结构还包括邻接非堆叠排布的两个或多个第二子结构，远离所述后表面的所述第二子结构的顶部表面的一维尺寸小于等于 45μm。

8、根据权利要求 7 所述的太阳能电池，其特征在于，所述第一子结构和/或所述第二子结构的顶部表面为多边形平面。

9、根据权利要求 8 所述的太阳能电池，其特征在于，所述多边形平面的形状包括菱形、方形、梯形、近似菱形、近似方形、近似梯形中的至少一种。

10、根据权利要求 1 所述的太阳能电池，其特征在于，所述隧穿氧化层包括氧化硅层、氧化铝层、氮氧化硅层、氧化钼层及氧化铪层中的至少一种，所述隧穿氧化层的厚度为 0.8nm~2nm。

11、根据权利要求 1 所述的太阳能电池，其特征在于，第二钝化层包括氮化硅层、氧化硅层、氮氧化硅层中的至少一种，所述第二钝化层的厚度为 70nm-120nm。

12、根据权利要求 1 所述的太阳能电池，其特征在于，所述第一钝化层包括氧化硅层、氮化硅层、氧化铝层、氮氧化硅层中的至少一种。

13、根据权利要求 1~12 中任意一项所述的太阳能电池，其特征在于，所述半导体衬底为 N 型单晶硅衬底，所述掺杂导电层为 N 型掺杂多晶硅层、N 型掺杂微晶硅层或 N 型掺杂非晶硅层，所述掺杂导电层的厚度为 60nm-200nm。

14、一种光伏组件，其特征在于，所述光伏组件包括多个太阳能电池串，所述太阳能电池串包括权利要求 1~13 任一项所述的太阳能电池。

15、一种太阳能电池的制备方法，其特征在于，包括以下步骤：

对半导体衬底进行制绒处理，所述半导体衬底的前表面形成第二纹理结构，所述第二纹理结构包括金字塔状微结构；

对制绒后的半导体衬底的前表面进行掺杂处理，形成掺杂层；

采用碱溶液对半导体衬底的后表面进行抛光处理，使得在所述半导体衬底后表面形成第一纹理结构，其中，所述第一纹理结构包括至少部分堆叠的两个或多个第一子结构，其中，对于所述至少部分堆叠的两个或多个第一子结构，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离小于等于 2μm，所述最外侧第一子结构的顶部表面的一维尺寸小于等于 45μm；

在所述半导体衬底的后表面的第一纹理结构上形成隧穿氧化层；

SEG Solar, EX1018, Page 118

在所述隧穿氧化层表面沉积形成多晶硅层，并对所述多晶硅层进行掺杂处理，形成掺杂导电层，所述掺杂导电层与所述半导体衬底具有相同导电类型的掺杂元素；

在所述半导体衬底的前表面形成第一钝化层；以及

在所述掺杂导电层表面形成第二钝化层。

16、根据权利要求 15 所述的制备方法，其特征在于，所述采用碱溶液对半导体衬底的后表面进行抛光处理，包括：

采用质量分数为 5%~15%碱溶液清洗所述半导体衬底的后表面，去除多孔硅；

采用喷淋方式将所述碱溶液的微液滴滴至所述半导体衬底的后表面进行粗糙化处理，再用质量分数为 5%~10%的氢氟酸进行预清洗；

采用抛光液对所述半导体衬底的后表面进行抛光，抛光温度为 70℃~80℃，抛光时间＜260s，其中，所述抛光液包括质量分数为 1%~15%的 NaOH、质量分数为 1%~15%的 KOH 及质量分数为 0.5%~2.5%的添加剂；

采用质量分数为 5%~15%的氢氧化钾与质量分数为 15%~40%的双氧水的混合液对所述抛光液中的有机成分进行去除；

对抛光后的半导体衬底进行水洗、烘干处理。

17、根据权利要求 15 所述的制备方法，其特征在于，所述形成隧穿氧化层的步骤满足以下特征中的至少一种：

（1）采用变温式工艺以及化学气相沉积法在所述半导体衬底的后表面的第一纹理结构上沉积形成所述隧穿氧化层；

（2）在沉积形成所述隧穿氧化层过程中，控制升温速率为 0.5℃/min~3℃/min，沉积温度为 560℃~620℃，沉积时间为 3min~10min；

（3）所述隧穿氧化层的沉积温度低于所述多晶硅层的沉积温度；

（4）所述隧穿氧化层包括氧化硅层、氧化铝层、氮氧化硅层、氧化钼层及氧化铪层中的至少一种；

（5）所述隧穿氧化层的厚度为 0.8nm~2nm。

20210804

2021108952258

DD212023I

说　明　书

太阳能电池及其制备方法、光伏组件

技术领域

本申请涉及光伏电池技术领域，具体地讲，涉及太阳能电池及其制备方法、光伏组件。

背景技术

N 型 TOPCon（Tunnel Oxide Passivated Contact，隧穿氧化层钝化接触）电池依靠“隧穿效应”实现后表面钝化接触。 在制备 TOPCon 电池时，在硅片表面硼扩散后会形成硼硅玻璃，其清洗去除难度较常规 PERC 电池的磷硅玻璃更难；一般 N 型电池后表面的硼硅玻璃采用具有氧化性的混合酸溶液进行去除；表面清洗干净干燥后，进行槽式或者链式的酸性添加剂辅助后表面抛光。抛光之后的硅片后表面具有平整的结构，但抛光之后的后表面结构将会直接影响隧穿氧化层以及多晶硅层的制备，进而影响电池的钝化性能和电池的转化效率。

发明内容

鉴于此，本申请提出一种太阳能电池及其制备方法、光伏组件，通过电池衬底表面纹理结构的匹配，能够提高太阳能电池的开路电压，降低金属电极接触电阻，提升电池转化效率。

第一方面，本申请提供一种太阳能电池，所述太阳能电池包括：

半导体衬底，所述半导体衬底的后表面具有第一纹理结构，所述第一纹理结构包括至少部分堆叠的两个或多个第一子结构，对于所述至少部分堆叠的两个或多个第一子结构，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离小于等于 2μm，所述最外侧第一子结构的顶部表面的一维尺寸小于等于 45μm；

位于所述半导体衬底的前表面的第一钝化层；

位于所述半导体衬底的后表面的第一纹理结构上的隧穿氧化层；

位于所述隧穿氧化层表面的掺杂导电层，所述掺杂导电层与所述半导体衬底具有相同导电类型的掺杂元素；以及

SEG Solar, EX1018, Page 120

位于所述掺杂导电层表面的第二钝化层。

在一种可行的实施方式中，所述半导体衬底的前表面具有第二纹理结构，所述第二纹理结构包括金字塔状微结构，所述金字塔状微结构包括远离所述半导体衬底前表面的顶部及靠近所述半导体衬底前表面的底部，在远离所述前表面且垂直于所述前表面的方向上，所述金字塔状微结构的顶部与底部的距离小于等于5μm。

在一种可行的实施方式中，对于所述至少部分堆叠的两个或多个第一子结构，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离在0.3μm~1.2μm内。

在一种可行的实施方式中，所述最外侧第一子结构的顶部表面的平均一维尺寸在10μm~15μm内。

在一种可行的实施方式中，所述最外侧第一子结构的顶部表面上的隧穿氧化层厚度小于所述最外侧第一子结构侧部表面上的隧穿氧化层厚度。

在一种可行的实施方式中，所述最外侧第一子结构的顶部表面上的隧穿氧化层与所述最外侧第一子结构的侧部表面上的隧穿氧化层之间的厚度差小于等于0.15nm。

在一种可行的实施方式中，所述第一纹理结构还包括邻接非堆叠排布的两个或多个第二子结构，远离所述后表面的所述第二子结构的顶部表面的一维尺寸小于等于45μm。

在一种可行的实施方式中，所述第一子结构和/或所述第二子结构的顶部表面为多边形平面。

在一种可行的实施方式中，所述多边形平面的形状包括菱形、方形、梯形、近似菱形、近似方形、近似梯形中的至少一种。

在一种可行的实施方式中，所述隧穿氧化层包括氧化硅层、氧化铝层、氮氧化硅层、氧化钼层及氧化铪层中的至少一种，所述隧穿氧化层的厚度为0.8nm~2nm。

在一种可行的实施方式中，第二钝化层包括氮化硅层、氧化硅层、氮氧化硅层中的至少一种，所述第二钝化层的厚度为70nm-120nm。

在一种可行的实施方式中，所述第一钝化层包括氧化硅层、氮化硅层、氧化铝层、氮氧化硅层中的至少一种。

在一种可行的实施方式中，所述半导体衬底为N型单晶硅衬底，所述

SEG Solar, EX1018, Page 121

掺杂导电层为 N 型掺杂多晶硅层、N 型掺杂微晶硅层或 N 型掺杂非晶硅层，所述掺杂导电层的厚度为 60nm-200nm。

第二方面，本申请提供一种光伏组件，所述光伏组件包括多个太阳能电池串，所述太阳能电池串包括上述第一方面所述的太阳能电池。

第三方面，本申请提供一种太阳能电池的制备方法，包括以下步骤：

对半导体衬底进行制绒处理，所述半导体衬底的前表面形成第二纹理结构，所述第二纹理结构包括金字塔状微结构；

对制绒后的半导体衬底的前表面进行掺杂处理，形成掺杂层；

采用碱溶液对半导体衬底的后表面进行抛光处理，使得在所述半导体衬底后表面形成第一纹理结构，其中，所述第一纹理结构包括至少部分堆叠的两个或多个第一子结构，其中，对于所述至少部分堆叠的两个或多个第一子结构，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离小于等于 2μm，所述最外侧第一子结构的顶部表面的一维尺寸小于等于 45μm；

在所述半导体衬底的后表面的第一纹理结构上形成隧穿氧化层；

在所述隧穿氧化层表面沉积形成多晶硅层，并对所述多晶硅层进行掺杂处理，形成掺杂导电层，所述掺杂导电层与所述半导体衬底具有相同导电类型的掺杂元素；

在所述半导体衬底的前表面形成第一钝化层；以及

在所述掺杂导电层表面形成第二钝化层。

在一种可行的实施方式中，所述采用碱溶液对半导体衬底的后表面进行抛光处理，包括：

采用质量分数为 5%~15%碱溶液清洗所述半导体衬底的后表面，去除多孔硅；

采用喷淋方式将所述碱溶液的微液滴滴至所述半导体衬底的后表面进行粗糙化处理，再用质量分数为 5%~10%的氢氟酸进行预清洗；

采用抛光液对所述半导体衬底的后表面进行抛光，抛光温度为 70℃~80℃，抛光时间＜260s，其中，所述抛光液包括质量分数为 1%~15%的 NaOH、质量分数为 1%~15%的 KOH 及质量分数为 0.5%~2.5%的添加剂；

采用质量分数为 5%~15%的氢氧化钾与质量分数为 15%~40%的双氧水的混合液对所述抛光液中的有机成分进行去除；

对抛光后的半导体衬底进行水洗、烘干处理。

SEG Solar, EX1018, Page 122

在一种可行的实施方式中，所述形成隧穿氧化层的步骤满足以下特征中的至少一种：

（1）采用变温式工艺以及化学气相沉积法在所述半导体衬底的后表面的第一纹理结构上沉积形成所述隧穿氧化层；

（2）在沉积形成所述隧穿氧化层过程中，控制升温速率为 0.5℃/min~3℃/min，沉积温度为 560℃~620℃，沉积时间为 3min~10min；

（3）所述隧穿氧化层的沉积温度低于所述多晶硅层的沉积温度；

（4）所述隧穿氧化层包括氧化硅层、氧化铝层、氮氧化硅层、氧化钼层及氧化铪层中的至少一种；

（5）所述隧穿氧化层的厚度为 0.8nm~2nm。

本申请的技术方案至少具有以下有益的效果：

通过将半导体衬底后表面的第一纹理结构中的子结构的距离控制在理想范围内，可以保障半导体衬底后表面的粗糙度在合适的范围，有利于提高形成于第一纹理结构上的隧穿氧化层的均匀性，形成的隧穿氧化层性能更好，并进一步抑制掺杂导电层的局部掺杂浓度偏高，降低接触电阻率，提高太阳能电池的开路电压，提升填充因子及光电转换效率。

附图说明

为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图 1 为本申请实施例提供的太阳能电池制备方法的结构示意图。

图 2 为本申请实施例提供的太阳能电池的半导体衬底前表面的第二纹理结构的电镜示意图。

图 3 为本申请实施例提供的太阳能电池的半导体衬底后表面的第一纹理结构的电镜示意图。

图 4a 为本申请实施例提供的太阳能电池的半导体衬底后表面的第一纹理结构中第一子结构的结构示意图。

图 4b 为本申请实施例提供的太阳能电池的半导体衬底后表面的第一纹理结构中另一种第一子结构的结构示意图。

SEG Solar, EX1018, Page 123

图 5 为本申请实施例提供的太阳能电池的半导体衬底后表面的第一纹理结构中子结构的结构示意图。

图 6 为本申请实施例提供的太阳能电池的半导体衬底后表面的第一纹理结构上的隧穿氧化层的结构示意图。

图 7a 为本申请实施例提供的光伏组件的结构示意图。

图 7b 为本申请实施例提供的光伏组件的俯视图。

图 8 为本申请实施例提供的太阳能电池的制备方法的流程示意图。

具体实施方式

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A 和/或 B，可以表示：单独存在 A，同时存在 A 和 B，单独存在 B 这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

TOPCon 电池依靠“隧穿效应”实现后表面钝化，现有的 TOPCon 电池后表面结构从内向外依次为半导体衬底，隧穿氧化层，掺杂导电层，后表面钝化层。N 型 TOPCon(接触钝化电池)在硼扩散形成 BSG 硼硅玻璃，硼硅玻璃清洗去除难度相比于磷硅玻璃更难；一般采用具有氧化性的混合酸溶液进行去除；表面清洗干净干燥后，进行后表面抛光。目前，半导体衬底后表面的抛光后的状态对纳米级厚度超薄隧穿氧化层有一定影响，容易造成隧穿氧化层与半导体衬底之间的接触电阻率提高，进行容易导致太阳能电池的填充因子的波动，影响电池的光电转换效率。

基于此，第一方面，本申请提供一种太阳能电池，如图 1 所示，太阳能电池包括：

SEG Solar, EX1018, Page 124

半导体衬底 10，半导体衬底 10 的后表面具有第一纹理结构 12，第一纹理结构 12 包括至少部分堆叠的两个或多个第一子结构，其中，对于所述至少部分堆叠的两个或多个第一子结构，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离小于等于 2μm，所述最外侧第一子结构的顶部表面的一维尺寸小于等于 45μm；半导体衬底 10 的前表面具有第二纹理结构 11，第二纹理结构 11 可以包括金字塔状微结构；

位于半导体衬底 10 的前表面的第一钝化层 20；

位于半导体衬底 10 的后表面的第一纹理结构上的隧穿氧化层 30；

位于隧穿氧化层 30 表面的掺杂导电层 40，所述掺杂导电层与所述半导体衬底具有相同导电类型的掺杂元素；

以及位于掺杂导电层 40 表面的第二钝化层 50。

半导体衬底 10 的前表面可以指受光面，即接收太阳光线照射的表面（受光面），半导体衬底 10 的后表面是指与所述前表面相对的表面。在一些实施例中，所述形成的太阳能电池为单面电池，所述前表面可以是指受光面，后表面可以是指背光面。在一些实施例中，所述形成的太阳能电池为双面电池，所述前表面和后表面均可以是受光面。

作为本申请可选的技术方案，半导体衬底 10 为 N 型晶体硅衬底（或硅片），可以采用高温扩散、浆料掺杂或者离子注入中的任意一种或多种工艺，在半导体衬底的前表面形成 P 型掺杂层，以便在所述半导体衬底 10 中形成 PN 结。在一些实施例中，所述半导体衬底 10 可以为单晶硅衬底、多晶硅衬底、微晶硅衬底或碳化硅衬底中的一种。

在一些实施例中，所述 P 型掺杂层为掺硼扩散层。掺硼扩散层是利用硼源通过扩散工艺使硼原子扩散到前表面一定深度而形成的 P 型掺杂层（即，P+层）。例如，硼源可以是液态三溴化硼。

在一些实施例中，如图 2 所示，半导体衬底 10 的前表面具有第二纹理结构 11，第二纹理结构 11 包括金字塔状微结构 111。金字塔状微结构 111 可以是四面体、近似四面体、五面体、近似五面体等结构。金字塔状微结构 111 可以通过对半导体衬底进行制绒工艺来形成。制绒工艺的方式可以是化学刻蚀、激光刻蚀、机械法、等离子刻蚀等。所述金字塔状微结构使在丝网印刷金属浆料形成电极时可以更好地填充于所述微结构中，获

SEG Solar, EX1018, Page 125

得更优异的电极接触，能够有效降低电池串联电阻，提高填充因子。

在一些实施例中，所述金字塔状微结构 111 包括远离半导体衬底前表面的顶部及靠近半导体衬底前表面的底部，在远离前表面且垂直于所述前表面的方向上，所述金字塔状微结构的顶部与底部的距离（或高度）小于等于 5μm，优选地，所述距离的范围为 2μm-5μm。具体可以是 2μm、2.5μm、2.8μm、3μm、3.5μm、3.8μm、4μm、4.2μm、4.5μm、4.8μm 或 5μm 等。当金字塔状微结构 111 的距离范围控制在 5μm 以内，比如，2μm-5μm，所述金字塔状微结构 111 具有低反射、低复合、易填充的特性，使得电池的光电转换效率得以提升。

可以理解的是，由于前表面硅晶体的晶向的各向异性，在前表面形成的金字塔状微结构数量不可能穷尽，这里所指的金字塔状微结构 111 的距离可以是在特定区域内随机选取的金字塔状微结构 111 的凸出的顶部最高点与凹陷的最低点之间的距离。例如，金字塔状微结构 111 的距离可以通过使用原子力显微镜(AFM)测定半导体衬底的表面形状来确定。例如，在前表面选取 40μm×40μm 左右的扫描范围，通过原子力显微镜在选取的范围内扫描半导体衬底的前表面，测定前表面的金字塔微结构的形貌尺寸，计算得到高度值 h。具体地，从测得的形貌尺寸中(AFM 图像)选择金字塔状微结构的凸出的顶部最高点 h_a，与顶部对应的底部的最低点为 h_b，得到 $h=h_a-h_b$。在其他实施方式中，随机采集第二纹理结构中的多个金字塔状微结构的高度，并计算平均值，将平均值定义为金字塔状微结构的高度。例如，随机选取 4 个金字塔状微结构 111，其高度分别为 h1、h2、h3 及 h4，那么金字塔状微结构 111 的高度值为（h1+h2+h3+h4）/4。也就是说，多个金字塔状微结构 111 的平均距离可以视为前表面的金字塔状微结构的距离，用来表征前表面的纹理特征。

作为本申请可选的技术方案，第一钝化层 20 包括氧化硅层、氮化硅层、氧化铝层、氮氧化硅层中的至少一种或多种的层叠结构。

在一些实施例中，所述第一钝化层 20 的厚度范围为 10nm-120nm，具体可以是 10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm 或 120nm 等，当然也可以是上述范围内的其他值，在此不做限定。

可选地，所述第一钝化层 20 为氧化铝层和氮化硅层的叠层钝化结构。所述氧化铝层设置在半导体衬底 10 前表面上，所述氮化硅层设置在氧化

SEG Solar, EX1018, Page 126

铝层表面上。在一些实施例中，氧化铝层的厚度为 2nm~10nm，氧化铝层的折射率为 1.5-1.8；所述氮化硅层的厚度为 50nm-110nm，氮化硅层的折射率为 1.65-2.25。所述第一钝化层 20 的整体折射率为 1.9-2.0。在一些实施例中，所述氧化铝层或氮化硅层可以包括多个子层，例如氮化硅层由 2~5 个氮化硅子层组成。

可选地，所述第一钝化层为依次层叠设置的氧化铝层、氮化硅层和氮氧化硅的叠层钝化结构，其中，氧化铝层的厚度范围为 2nm~10nm，氧化铝层的折射率范围为 1.5-1.8，所述氮化硅层的厚度范围为 40nm-80nm，氮化硅层的折射率范围为 1.9-2.3，氮氧化硅层的厚度范围为 10nm-60nm，氮氧化硅层的折射率范围为 1.5-1.75。

进一步地，半导体衬底 10 的后表面具有第一纹理结构 12。具体地，第一纹理结构 12 可以经过碱抛光处理形成。

作为本申请可选的技术方案，图 3 为本申请实施例提供的半导体衬底的后表面的第一纹理结构 12 的电镜示意图，如图 3 所示，第一纹理结构 12 包括至少部分堆叠的两个或多个第一子结构 121。所述第一纹理结构 12 呈现出非金字塔状微结构形貌。例如，所述第一纹理结构可以呈现出近似“台阶”状的形貌，第一子结构 121 可以被视为“台阶”的阶梯。

图 4a 为示例的部分堆叠的三层第一子结构的示意图，图 4b 为示例的部分堆叠的两层第一子结构的示意图。

对于所述至少部分堆叠的两个或多个第一子结构 121，在远离所述后表面且垂直于所述后表面的方向上（也可以理解为在堆叠方向上），最外侧第一子结构的顶部表面 121a 及与其相邻的第一子结构的顶部表面 121b 的距离 H 小于等于 2μm，具体可以是 2μm、1.8μm、1.5μm、1.2μm、1.1μm、1.0μm、0.8μm、0.5μm、0.3μm、0.2μm 或 0.1μm 等。当距离 H 超过 2μm，第一纹理结构的粗糙度过大，形成于第一纹理结构上的隧穿氧化层 30 的厚度越大，则不利于形成高致密度和高均匀性的隧穿氧化层，进而影响隧穿氧化层 30 的隧穿和钝化效果；第一纹理结构的粗糙度过小，形成于第一纹理结构上的隧穿氧化层的厚度越小，则不利于与电极浆料的接触。优选地，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面 121a 及与其相邻的第一子结构的顶部表面 121b 的距离 H 在 0.3μm~1.2μm 内。

SEG Solar, EX1018, Page 127

需要说明的是，当层叠设置的三层第一子结构时，任意一层第一子结构的顶部表面121a与相邻一层的第一子结构的顶部表面121b的距离H小于等于2μm。

可以理解地，控制最外侧第一子结构的顶部表面121a及与其相邻的第一子结构的顶部表面121b的距离小于等于2μm，可以使得第一纹理结构的粗糙度控制在所需范围内，有利于提高形成于第一纹理结构上的隧穿氧化层的均匀性，形成的隧穿氧化层性能更好，并进一步抑制磷扩散导致的局部磷浓度偏高，降低接触电阻率，提高太阳能电池的开路电压，提升填充因子及光电转换效率。

所述最外侧第一子结构的顶部表面121a的一维尺寸L小于等于45μm，即，0＜L≤45μm，可选地，所述一维尺寸L在2μm~45μm内。这里，所述顶部表面的一维尺寸L具体可以是表面的长、宽、对角线长度、圆形的直径等，在此不做限定。在一些实施例中，所述一维尺寸可以是指在衬底后表面的预设范围区域内，多个最外侧第一子结构的顶部表面的一维尺寸的平均值。最外侧第一子结构的顶部表面的平均一维尺寸具体可以是2μm、5μm、8μm、12μm、15μm、18μm、20μm、25μm、28μm、30μm、35μm、40μm、42μm、40μm或45μm等。优选地，最外侧第一子结构的顶部表面的平均一维尺寸在10μm~15μm内。

在具体实施例中，如图3所示，所述第一纹理结构还包括邻接非堆叠排布的两个或多个第二子结构122,远离所述后表面的所述第二子结构122的顶部表面的一维尺寸L小于等于45μm，即，0＜L≤45μm。可选地，所述第二子结构122的一维尺寸L在2μm~45μm内，具体可以是2μm、5μm、8μm、12μm、15μm、18μm、20μm、25μm、28μm、30μm、32μm、35μm或45μm等。

区别于前表面的金字塔状微结构,后表面的所述第一子结构和/或所述第二子结构的顶部表面为多边形平面，所述多边形平面的形状包括菱形、方形、梯形、近似菱形、近似方形、近似梯形中的至少一种。可以理解的是，在实际的制造过程中，所述第一子结构或第二子结构的顶部表面形貌呈现不规则的多边形平面，但总体呈现出近似于菱形、方形、梯形的形貌特征。

在一些实例中，由于后续钝化膜层的制备，比如第一钝化层20、隧穿

SEG Solar, EX1018, Page 128

氧化层 30、掺杂导电层 40 等，可能会对第二纹理结构和第一纹理结构的初始结构产生一定的破坏，例如，在量产的太阳能电池中，所述第二纹理结构中可能还包括少量的非金字塔状的微结构，所述非金字塔状的微结构是由于金字塔状微结构的塔尖被破坏而形成。

在一些实例中，在测量表征所述太阳能电池的第二纹理结构或第一纹理结构的纹理尺寸特征时，比如第一子结构顶部表面的一维尺寸、相邻第一子结构的表面之间的距离，可以通过测试仪器（光学显微镜、原子力显微镜、扫描电子显微镜、透射电子显微镜等）直接测量膜层表面标定。在一种情况下，由于膜层厚度为纳米级别，可以直接利用对应于第二纹理结构或第一纹理结构的膜层测量数据获得，所述膜层测量数据为膜层厚度和纹理尺寸的总和。在另一种情况下，也可以利用前述膜层测量数据减去膜层厚度数据获得。以上测量手段仅作示例，本申请对此不加以限定。

如图 1 及图 6 所示，位于半导体衬底 10 的后表面的第一纹理结构 12 上的隧穿氧化层 30，隧穿氧化层 30 可以是氧化硅层、氧化铝层、氮氧化硅层、氧化钽层、氧化铪层中的一种或多种层叠结构。在其他实施例中，隧穿氧化层 30 也可以是含氧氮化硅层、含氧碳化硅层等。隧穿氧化层 30 的厚度为 0.8nm~2nm。具体地，隧穿氧化层 30 的厚度为 0.8nm、0.9nm、1.0nm、1.2nm、1.4nm、1.6nm、1.8nm 或 2nm 等。隧穿氧化层 30 的厚度是指隧穿氧化层相对于形成面上的厚度。在第一纹理结构上形成的隧穿氧化层 30 的厚度可以通过将子结构的斜面的法线方向作为厚度方向，进行截面观察并计算得到。隧穿氧化层 30 的厚度过大，不利于降低隧穿氧化层的接触电阻。通过控制隧穿氧化层的厚度，可以抑制接触电阻引起的填充因子的降低。

具体地，隧穿氧化层 30 的带隙宽度＞3.0eV，载流子通过热发射一般难以传输通过隧穿氧化层 30，但是由于隧穿氧化层 30 很薄，载流子可以通过隧穿效应穿过隧穿氧化层 30，因此厚度在 0.8nm~2nm 内的隧穿氧化层对多数载流子的传输没有阻碍。随着隧穿氧化层的厚度逐渐增大时，多数载流子的隧穿效应受到影响，载流子难以传输通过隧穿氧化层 30，电池的光电转换效率会逐渐下降。隧穿氧化层的厚度过小时，无法起到钝化作用。优选地，隧穿氧化层 30 为氧化硅层，隧穿氧化层 30 的厚度为 0.8nm~1.5nm。

作为本申请可选的技术方案，如图 6 所示，所述最外侧第一子结构的

SEG Solar, EX1018, Page 129

顶部表面上的隧穿氧化层厚度 D1 小于所述最外侧第一子结构侧部表面上形成的隧穿氧化层厚度 D2。具体地，所述最外侧第一子结构的顶部表面上的隧穿氧化层与所述最外侧子结构的侧部表面上形成的隧穿氧化层之间的厚度差(D2-D1)小于等于 0.15nm。厚度差具体可以是 0.14nm、0.13nm、0.12nm、0.11nm、0.10nm、0.09nm、0.08nm、0.07nm、0.06nm、0.05nm、0.04nm 等。当最外侧第一子结构的顶部表面上的隧穿氧化层与最外侧子结构的侧部表面上形成的隧穿氧化层过大时，隧穿氧化层的厚度均匀性差，太阳能电池的电流密度容易受影响，太阳能电池的开压电路下降。

在一些实施例中，通过在半导体衬底前后表面设置不同形貌的纹理结构，在前表面形成金字塔状纹理结构以及在后表面形成非金字塔纹理结构，可以使得形成的电池具有不同层次的陷光结构，增加光的有效接触面积，而且，对于形成在后表面的第一纹理结构，使得将最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离控制在 2μm 以内，有利于减少隧穿氧化层中的孔洞密度（pinhole）进而提升隧穿氧化层的致密度和均匀性，并进一步抑制隧穿氧化层表面的掺杂导电层的局部掺杂浓度偏高，降低接触电阻率，提高太阳能电池的开路电压，提升填充因子及光电转换效率。

在一些实施例中，掺杂导电层 40 可以是掺杂多晶硅层、掺杂微晶硅层、掺杂非晶硅层，所述掺杂导电层 40 与所述半导体衬底具有相同导电类型的掺杂元素。

当半导体衬底 10 为 N 型单晶硅衬底，掺杂导电层 40 为 N 型掺杂多晶硅层、N 型掺杂微晶硅层或 N 型掺杂非晶硅层，掺杂元素可以是磷等 N 型掺杂元素。

在一些实施例中，所述掺杂导电层 40 的厚度范围为 60nm-200nm，例如，N 型掺杂多晶硅层，所述掺杂导电层 40 的折射率范围为 3.5-4.5。

作为本申请可选的技术方案，第二钝化层 50 包括氮化硅层、氧化硅层、氮氧化硅层中的至少一种。所述第二钝化层 50 的厚度为 70nm-120nm。例如，所述第二钝化层 50 为氮化硅层，所述氮化硅层具有低硅氮比，氮化硅层的折射率范围为 1.7~2.1，氮化硅层的折射率可以为 1.7、1.8、1.9、2.0 或 2.1 等，当然也可以是上述范围内的其他值，在此不做限定。通过控制氮化硅层的折射率，使得其具有低硅氮比，形成的第二钝化层 50 在金属化处理时能够降低接触电阻率，从而进一步降低太阳能电池的接触电阻

SEG Solar, EX1018, Page 130

率。

在一些实施例中，当第二钝化层 50 为层叠设置的氮化硅层与氧化硅层或层叠设置的氮化硅层与氮氧化硅层时，氮化硅层位于掺杂导电层的表面，氧化硅层或氮氧化硅层位于氮化硅层的表面。

进一步地，太阳能电池还包括第一电极 60 与第二电极 70，第一电极 60 穿过第一钝化层 20 与半导体衬底 10 的前表面的 P 型掺杂层（例如，掺硼扩散层）形成欧姆接触，第二电极 70 穿过第二钝化层 50 与掺杂导电层 40 形成欧姆接触，掺杂导电层 40 与隧穿氧化层 30 组成钝化接触结构。所述第一电极 60 以及第二电极 70 可以通过涂敷在第一钝化层以及第二钝化层表面的金属导电浆料烧结形成。在一些实施例中，所述第一电极 60 或第二电极 70 的材料包括银、铝、铜、镍等金属材料。

对于如图 1 所示形成的太阳能电池，即，在半导体衬底 10 的前表面形成金字塔状微结构的第二纹理结构，在半导体衬底的后表面形成非金字塔状的微结构的第一纹理结构，在所述第二纹理结构上形成匹配的第一钝化层 20（例如，氧化铝层和氮化硅层的叠层钝化结构），在所述第一纹理结构上形成匹配的隧穿氧化层 30、掺杂导电层 40 以及第二钝化层 50（例如，氮化硅层），所述太阳能电池结构具有较高的光电转化效率。

第二方面，本申请实施例提供了一种光伏组件，所述光伏组件包括多个太阳能电池串。

如图 7a 及图 7b 所示，光伏组件包括第一盖板 1、第一封装胶层 2、太阳能电池串 3、第二封装胶层 4 和第二盖板 5。

其中，太阳能电池串 3 包括多个太阳能电池（如图 1 所述的太阳能电池），太阳能电池之间通过导电带（图未示）连接。太阳能电池之间的连接方式可以是部分层叠，也可以是拼接。

第一盖板 1、第二盖板 5 可以为透明或不透明的盖板，例如玻璃盖板、塑料盖板。

第一封装胶层 2 的两侧分别与第一盖板 1、电池片 3 接触贴合，第二封装胶层 4 的两侧分别与第二盖板 1、电池片 3 接触贴合。其中，第一封装胶层 2、第二封装胶层 4 分别可以乙烯-乙酸乙烯共聚物（EVA）胶膜、聚乙烯辛烯共弹性体（POE）胶膜或者聚对苯二甲酸乙二醇酯（PET）胶膜。

SEG Solar, EX1018, Page 131

光伏组件还可以采用侧边全包围式封装，即采用封装胶带对光伏组件的侧边完全包覆封装，以防止光伏组件在层压过程中发生层压偏移的现象。

进一步地，光伏组件（图 7b 所示的光伏组件 100）还包括封边部件 6，该封边部件 6 固定封装于光伏组件的部分边缘。如图 7b 所示，该封边部件 6 固定封装于光伏组件上的靠近拐角处的边缘。该封边部件 6 可以为耐高温胶带。该耐高温胶带具有较优异的耐高温特性，在层压过程中不会发生分解或脱落，能够保证对光伏组件的可靠封装。其中，耐高温胶带的两端分别固定于第二盖板 5 和第一盖板 1。该耐高温胶带的两端可以分别与第二盖板 5 和第一盖板 1 粘接，而其中部能够实现对光伏组件的侧边的限位，防止光伏组件在层压过程中发生层压偏移。

第三方面，本申请还提供一种太阳能电池的制备方法，用于制备上述太阳能电池，如图 8 所示，制备方法包括以下步骤：

步骤 S10，对半导体衬底进行制绒处理，半导体衬底的前表面形成第二纹理结构，第二纹理结构可以包括金字塔状微结构；

步骤 S20，对制绒后的半导体衬底的前表面进行掺杂处理，形成掺杂层；

步骤 S30，采用碱溶液对半导体衬底的后表面进行抛光处理，使得半导体衬底后表面形成第一纹理结构，其中，所述第一纹理结构包括至少部分堆叠的两个或多个第一子结构，其中，对于所述至少部分堆叠的两个或多个第一子结构，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离小于等于 2μm，所述最外侧第一子结构的顶部表面的一维尺寸小于等于 45μm；

步骤 S40，在半导体衬底的后表面的第一纹理结构上形成隧穿氧化层；

步骤 S50，在隧穿氧化层表面沉积形成多晶硅层，并对多晶硅层进行掺杂处理，形成掺杂导电层，所述掺杂导电层与所述半导体衬底具有相同导电类型的掺杂元素；

步骤 S60，在半导体衬底的前表面形成第一钝化层；以及

步骤 S70，在掺杂导电层表面形成第二钝化层。

在上述方案中，采用碱溶液对半导体衬底的后表面进行抛光处理，使

SEG Solar, EX1018, Page 132

得半导体衬底前后表面形成不同形貌的纹理结构，在前表面形成金字塔状纹理结构以及在后表面形成非金字塔纹理结构，可以使得形成的电池具有不同层次的陷光结构，增加光的有效接触面积，而且，对于形成在后表面的第一纹理结构，将最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离控制在 2μm 以内，有利于减少隧穿氧化层中的孔洞密度（pinhole）进而提升隧穿氧化层的致密度和均匀性，并进一步抑制隧穿氧化层表面的掺杂导电层的局部掺杂浓度偏高，降低接触电阻率，提高太阳能电池的开路电压，提升填充因子及光电转换效率。

以下具体介绍本方案：

步骤 S10，对半导体衬底进行制绒处理，半导体衬底的前表面形成第二纹理结构，第二纹理结构包括金字塔状微结构。

半导体衬底可以为晶体硅衬底（硅衬底），例如为多晶硅衬底、单晶硅衬底、微晶硅衬底或碳化硅衬底中的一种，本申请实施例对于半导体衬底的具体类型不作限定。在一些实施例中，半导体衬底为 N 型晶体硅衬底（或硅片），半导体衬底的厚度为 60um~240um，具体可以是 60um、80um、90um、100um、120um、150um、200um 或 240um 等，在此不做限定。半导体衬底的掺杂元素可以是磷、氮等。

需要指出的是，本申请对于制绒的具体操作方式不作限定。例如，可以选用不限于湿法制绒工艺对 N 型衬底进行制绒，当 N 型半导体衬底为 N 型单晶硅衬底时，可以采用碱性溶液例如氢氧化钾溶液进行制绒，由于 NaOH 溶液的腐蚀具有各向异性，从而可以制备得到金字塔状微结构。

如图 2 所示，半导体衬底 10 的前表面具有第二纹理结构 11，第二纹理结构 11 包括金字塔状微结构 111。金字塔状微结构 111 可以是四面体、近似四面体、五面体、近似五面体等结构。金字塔状微结构 111 可以通过对半导体衬底进行制绒工艺来形成。制绒工艺的方式可以是化学刻蚀、激光刻蚀、机械法、等离子刻蚀等。所述金字塔状微结构使在丝网印刷金属浆料形成电极时可以更好地填充于所述微结构中，获得更优异的电极接触，能够有效降低电池串联电阻，提高填充因子。

步骤 S20，对制绒后的半导体衬底的前表面进行掺杂处理，形成掺杂层。

在具体实施方式中，当半导体衬底 10 为 N 型衬底时，可以采用高温

SEG Solar, EX1018, Page 133

扩散、浆料掺杂或者离子注入中的任意一种或多种工艺在半导体衬底的前表面形成 P 型掺杂层，以便在所述半导体衬底 10 中形成 PN 结。

在一些实施例中，所述 P 型掺杂层为掺硼扩散层。掺硼扩散层是利用硼源通过扩散工艺使硼原子扩散到前表面一定深度而形成的 P 型掺杂层（即，P+层）。例如，硼源可以是液态三溴化硼。硼扩散处理的衬底的微晶硅相转变为多晶硅相。由于半导体衬底表面具有较高浓度的硼，通常会形成硼硅玻璃层（BSG）。

进一步地，在步骤 S30，采用碱溶液对半导体衬底的后表面进行抛光处理之前，方法还包括：

用配制好的混合酸去除半导体衬底的后表面的硼硅玻璃层，混合酸包括质量分数为 0.1%~10%的氢氟酸溶液、质量分数为 10%~20%的硫酸溶液与 25%~50%的硝酸溶液；

将酸洗后的半导体衬底后表面进行水洗、烘干处理。

可以理解地，在硼扩散处理时，半导体衬底的后表面会绕镀形成部分硼硅玻璃，需要去除这部分的硼硅玻璃。需要说明的是在酸洗后半导体衬底的后表面会出现多孔结构。

具体地，酸洗时间为 10s~180s，酸洗温度为 7℃~20℃，即在常温状态下对半导体衬底后表面的硼硅玻璃进行酸洗去除，露出半导体衬底本体。

步骤 S30，采用碱溶液对半导体衬底的后表面进行抛光处理，采用碱溶液对半导体衬底的后表面进行抛光处理，使得半导体衬底后表面形成第一纹理结构。

具体地，采用质量分数为 5%~15%碱溶液清洗半导体衬底的后表面，去除多孔硅；

再采用喷淋方式将碱溶液的微液滴滴至半导体衬底的后表面进行粗糙化处理，再用质量分数为 5%~10%的氢氟酸进行预清洗；

采用抛光液对半导体衬底的后表面进行抛光，抛光温度为 70℃~80℃，抛光时间＜260s，其中，抛光液包括质量分数为 1%~15%的 NaOH、质量分数为 1%~15%的 KOH 及质量分数为 0.5%~2.5%的添加剂；

采用质量分数为 5%~15%的氢氧化钾与质量分数为 15%~40%的双氧水的混合液对刻蚀液中的有机成分进行去除；

SEG Solar, EX1018, Page 134

对抛光后的半导体衬底进行水洗、烘干处理。

在一些实施例中，在进行后表面抛光处理时，需要对半导体衬底前表面的硼硅玻璃层进行保护，比如通过掩模保护硼硅玻璃层。

在具体实施例中，由于半导体衬底后表面的硼浓度较低，采用碱溶液进行蚀刻，可以有效提高蚀刻效率。碱溶液中含有有机碱和/或无机碱，无机碱可以是 NaOH、KOH、$Ga(OH)_2$、$NH_3.H_2O$，有机碱可以是三乙胺、硝基苯酚、吡啶、奎宁、秋水仙素等。抛光液中的添加剂可以是由磺酸钠、马来酸酐、烷基糖苷等组成的缓冲液。

抛光温度具体可以是 70℃、72℃、74℃、75℃、78℃、79℃、80℃等，抛光时间可以是 250s、240s、230s、220s、200s、180s、160s、140s、120s、100s、80s 等，当然也可以是上述范围内的其他值。

在一些实施例中，半导体衬底的抛光减重小于 0.3g。

通过控制抛光时间与抛光温度，可以调整抛光后的第一纹理结构中的子结构的形状，使得至少部分堆叠的两个或多个第一子结构中，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离小于等于 2μm，从而增加半导体衬底后表面的粗糙度。

在一些实施例中，可以采用热风干燥半导体衬底的表面形成包括非金字塔状微结构的第一纹理结构。

作为本申请可选的技术方案，图 3 为本申请实施例提供的半导体衬底的后表面的第一纹理结构 12 的电镜示意图，如图 3 所示，第一纹理结构 12 包括至少部分堆叠的两个或多个第一子结构 121。

图 4a 为示例的部分堆叠的三层第一子结构的示意图，图 4b 为示例的部分堆叠的两层第一子结构的示意图。

对于所述至少部分堆叠的两个或多个第一子结构 121，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面 121a 及与其相邻的第一子结构的顶部表面 121b 的距离 H 小于等于 2μm，具体可以是 2μm、1.8μm、1.5μm、1.2μm、1.1μm、1.0μm、0.8μm、0.5μm、0.3μm、0.2μm 或 0.1μm 等。当距离 H 超过 2μm，第一纹理结构的粗糙度过大，形成于第一纹理结构上的隧穿氧化层 30 的厚度越大，则不利于形成高致密度和高均匀性的隧穿氧化层，进而影响隧穿氧化层 30 的隧穿和钝化效

SEG Solar, EX1018, Page 135

果；第一纹理结构的粗糙度过小，形成于第一纹理结构上的隧穿氧化层的厚度越小，则不利于与电极浆料的接触。优选地，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面 121a 及与其相邻的第一子结构的顶部表面 121b 的距离 H 在 0.3μm~1.2μm 内。

需要说明的是，当叠层设置的三层第一子结构时，任意一层第一子结构的顶部表面 121a 与相邻一层的第一子结构的顶部表面 121b 的距离 H 小于等于 2μm。

可以理解地，控制最外侧第一子结构的顶部表面 121a 及与其相邻的第一子结构的顶部表面 121b 的距离小于等于 2μm，可以使得第一纹理结构的粗糙度控制在所需范围内，有利于提高形成于第一纹理结构上的隧穿氧化层的均匀性，形成的隧穿氧化层性能更好，并进一步抑制磷扩散导致的局部磷浓度偏高，降低接触电阻率，提高太阳能电池的开路电压，提升填充因子及光电转换效率。

所述最外侧第一子结构的顶部表面 121a 的一维尺寸 L 小于等于 45μm，可选地，所述一维尺寸 L 在 2μm~45μm 内。这里，所述顶部表面的一维尺寸 L 具体可以是表面的长、宽、对角线长度、圆形的直径等，在此不做限定。在一些实施例中，所述一维尺寸可以是指在衬底后表面的预设范围区域内，多个最外侧第一子结构的顶部表面的一维尺寸的平均值。最外侧第一子结构的顶部表面的平均一维尺寸具体可以是 2μm、5μm、8μm、12μm、15μm、18μm、20μm、25μm、28μm、30μm、35μm、40μm、42μm、40μm 或 45μm 等。优选地，最外侧第一子结构的顶部表面的平均一维尺寸在 10μm~15μm 内。

在具体实施例中，如图 3 所示，所述第一纹理结构还包括邻接非堆叠排布的两个或多个第二子结构 122，远离所述后表面的所述第二子结构 122 的顶部表面的一维尺寸 L 小于等于 45μm。可选地，所述第一子结构 122 的一维尺寸 L 在 2μm~45μm 内，具体可以是 2μm、5μm、8μm、12μm、15μm、18μm、20μm、25μm、28μm、30μm、32μm、35μm 或 45μm 等。

区别于前表面的典型金字塔状微结构，后表面的所述第一子结构和/或所述第二子结构的顶部表面为多边形平面，所述多边形平面的形状包括菱形、方形、梯形、近似菱形、近似方形、近似梯形中的至少一种。可以理解的是，在实际的制造过程中，所述第一子结构或第二子结构的顶部表

SEG Solar, EX1018, Page 136

面形貌呈现不规则的多边形平面，但总体呈现出近似于菱形、方形、梯形的形貌特征。

步骤 S40，在半导体衬底的后表面的第一纹理结构上形成隧穿氧化层。

在一些可行的实施方式中，可以采用臭氧氧化法、高温热氧化法、硝酸氧化法、化学气相沉积法、低压化学气相沉积法对半导体衬底进行后表面刻蚀之后进行处理，形成隧穿氧化层 30。

在一些实施例中，采用变温式工艺以及化学气相沉积法在半导体衬底的后表面沉积形成隧穿氧化层 30。在沉积过程中，控制升温速率为 0.5℃/min~3℃/min，沉积温度为 560℃~620℃，沉积时间为 3min~10min。

具体地，在沉积过程中，沉积温度可以是 560℃、570℃、580℃、590℃、600℃、610℃、615℃或 620℃等，沉积时间可以是 3min、4min、5min、6min、7min、8min、9min 或 10min 等，升温速率可以为 0.5℃/min、0.8℃/min、1.0℃/min、1.2℃/min、1.5℃/min、2.0℃/min、2.5℃/min 或 3℃/min 等，当然也可以是上述范围内的其他值，在此不做限定。

优选地，采用低压化学气相沉积法在半导体衬底的后表面沉积形成隧穿氧化层 30，可以减少后续高温掺杂处理时较薄的隧穿氧化层 30 局部掺杂浓度过高的影响，降低开路电压的波动，通过变温式工艺以及低压化学气相沉积法沉积形成的隧穿氧化层 30，可以使得太阳能电池的开路电压提高 4mV 至 6mV。

隧穿氧化层 30 可以是氧化硅层、氧化铝层、氮氧化硅层、氧化钼层、氧化铪层中的一种或多种层叠结构。在其他实施例中，隧穿氧化层 30 也可以是含氧氮化硅层、含氧碳化硅层等。隧穿氧化层 30 的厚度为 0.8nm~2nm。具体地，隧穿氧化层 30 的厚度为 0.8nm、0.9nm、1.0nm、1.2nm、1.4nm、1.6nm、1.8nm 或 2nm 等。隧穿氧化层 30 的厚度是指隧穿氧化层相对于形成面上的厚度。在第一纹理结构上形成的隧穿氧化层 30 的厚度可以通过将子结构的斜面的法线方向作为厚度方向，进行截面观察并计算得到。隧穿氧化层 30 的厚度过大，不利于降低隧穿氧化层的接触电阻。通过控制隧穿氧化层的厚度，可以抑制接触电阻引起的填充因子的降低。

具体地，隧穿氧化层 30 的带隙宽度＞3.0eV，载流子通过热发射一般难以传输通过隧穿氧化层 30，但是由于隧穿氧化层 30 很薄，载流子可以通过隧穿效应穿过隧穿氧化层 30，因此厚度在 0.8nm~2nm 内的隧穿氧化层对多数载流子的传输没有阻碍。随着隧穿氧化层的厚度逐渐增大时，多

SEG Solar, EX1018, Page 137

数载流子的隧穿效应受到影响，载流子难以传输通过隧穿氧化层30，电池的光电转换效率会逐渐下降。隧穿氧化层的厚度过小时，无法起到钝化作用。优选地，隧穿氧化层 30 为氧化硅层，隧穿氧化层 30 的厚度为0.8nm~1.5nm。

作为本申请可选的技术方案，如图6所示，所述最外侧第一子结构的顶部表面上的隧穿氧化层厚度 D1 小于所述最外侧第一子结构侧部表面上形成的隧穿氧化层厚度 D2。具体地，所述最外侧第一子结构的顶部表面上的隧穿氧化层与所述最外侧子结构的侧部表面上形成的隧穿氧化层之间的厚度差(D2-D1)小于等于0.15nm。厚度差具体可以是0.14nm、0.13nm、0.12nm、0.11nm、0.10nm、0.09nm、0.08nm、0.07nm、0.06nm、0.05nm、0.04nm 等。当最外侧第一子结构的顶部表面上的隧穿氧化层与最外侧子结构的侧部表面上形成的隧穿氧化层过大时，隧穿氧化层的厚度均匀性差，太阳能电池的电流密度容易受影响，太阳能电池的开压电路下降。

步骤 S50，在隧穿氧化层表面沉积形成多晶硅层，并对多晶硅层进行掺杂处理，形成掺杂导电层，掺杂导电层的导电类型与半导体衬底的导电类型相同。

在一些可行的实施方式中，采用物理气相沉积法、化学气相沉积法、等离子体增强化学气相沉积法、原子层沉积法中的任意一种方法沉积在隧穿氧化层的表面沉积形成多晶硅层。化学气相沉积法可以是低压化学气相沉积法或常压化学气相淀积法。

在具体实施方式中，隧穿氧化层与多晶硅层的沉积以及多晶硅层的掺杂均在低压化学气相沉积设备中形成。

具体步骤包括：

首先，将碱抛光后的半导体衬底置于沉积设备中，通入 20L 至 60L 的氧源(例如可以是氧气、一氧化二氮、臭氧)，按照升温速率为 0.5℃/min~3℃/min 将沉积设备内的温度加热至 560℃~620℃，沉积时间为 3min~10min，形成隧穿氧化层 30；

通氧结束后，进行恒温阶段，然后通入适量硅烷气体，形成多晶硅层；

最后，对多晶硅层进行原位掺杂，形成掺杂导电层 40。

在一些实施例中，掺杂导电层 40 可以是掺杂多晶硅层，所述掺杂导电层 40 与所述半导体衬底具有相同导电类型的掺杂元素。

在其他实施例中，也可以在隧穿氧化层 30 的表面沉积形成微晶硅层

SEG Solar, EX1018, Page 138

或非晶硅层，并进行原位掺杂，形成掺杂微晶硅层或掺杂非晶硅层，即掺杂导电层 40。

当半导体衬底 10 为 N 型单晶硅衬底，掺杂导电层 40 为 N 型掺杂多晶硅层、N 型掺杂微晶硅层或 N 型掺杂非晶硅层，掺杂元素可以是磷等 N 型掺杂元素。

在一些实施例中，所述掺杂导电层 40 的厚度范围为 60nm-200nm，例如，N 型掺杂多晶硅层，所述掺杂导电层 40 的折射率范围为 3.5-4.5。

在步骤 S50 之后，并在步骤 S60 之前，上述方法还包括：

在沉积原位掺杂的多晶硅层之后进行了高温退火处理和清洗处理。

本申请实施例对于该高温退火处理和清洗处理的具体操作方式不作限定。示例性的，该高温退火处理所处理的是沉积的多晶硅层，能使得多晶硅层更好的结晶，退火的温度范围可以为 700℃~1000℃。

通过高温退火处理，使得扩散五价的磷原子形成掺杂多晶硅层，退火处理后，晶体硅的微晶硅相转变为多晶硅相，磷沉积在半导体衬底表面形成磷硅玻璃（PSG）。

清洗处理是为了去除在磷掺杂过程中形成的磷硅玻璃层（PSG）。可以理解地，在磷扩散时，由于半导体衬底表面具有较高浓度的磷，通常会形成磷硅玻璃层（PSG），这层磷硅玻璃层具有金属吸杂作用，会影响太阳能电池的正常工作，需要去除。

在具体实施例中，可以将半导体衬底后表面朝下置于链式酸洗设备（链式设备带速为 1.0m/min~2.0m/min，半导体衬底进入酸槽，刻蚀掉后表面磷扩散形成的磷硅玻璃层（PSG）。酸槽内设有配制好的混合酸，混合酸包括质量浓度为 2%~10%的氢氟酸溶液与质量浓度为 2%~10%的盐酸溶液，酸洗温度为 15℃~25℃，酸洗时间约为 30s~60s，半导体衬底前表面有水膜覆盖，且半导体衬底前表面的硼硅玻璃层（BSG）也可以作为保护层，在去磷硅玻璃层（PSG）过程中，避免半导体衬底前表面与混合酸反应。

需要说明的是，酸洗后需要进行水洗，水洗时间为 10~20s，水洗温度可以为 15℃~25℃；当然，水洗之后还可以对半导体衬底进行烘干处理。

步骤 S60，在导体衬底的前表面形成第一钝化层。

在一些实施例中，可以采用等离子体增强化学气相沉积法沉积第一钝

SEG Solar, EX1018, Page 139

化层20，当然还可以采用其他的方法，例如有机化学气相沉积法等。本申请实施例对于第一钝化层20的具体实施方式不作限定。

第一钝化层20可以包括但不限于氮化硅层、氮氧化硅层、氧化硅层等单层或叠层结构。当然，第一钝化层还可以采用其他类型的钝化层，本申请对于第一钝化层的具体材质不作限定，例如，在其他实施例中，第一钝化层还可以为二氧化硅和氮化硅的叠层等。上述第一钝化层能够对半导体衬底产生良好的钝化效果，有助于提高电池的转换效率。

步骤 S70，在掺杂导电层表面形成第二钝化层。

可以采用等离子体增强化学气相沉积法沉积第二钝化层 50，当然还可以采用其他的方法，例如有机化学气相沉积法等。本申请实施例对于第二钝化层 50 的具体实施方式不作限定。

作为本申请可选的技术方案，第二钝化层 50 包括氮化硅层、氧化硅层、氮氧化硅层中的至少一种。所述第二钝化层 50 的厚度为 70nm-120nm。例如，所述第二钝化层 50 为氮化硅层，所述氮化硅层具有低硅氮比，氮化硅层的折射率范围为 1.7~2.1，氮化硅层的折射率可以为 1.7、1.8、1.9、2.0 或 2.1 等，当然也可以是上述范围内的其他值，在此不做限定。通过控制氮化硅层的折射率，使得其具有低硅氮比，形成的第二钝化层 50 在金属化处理时能够降低接触电阻率，从而进一步降低太阳能电池的接触电阻率。

在一些实施例中，当第二钝化层 50 为层叠设置的氮化硅层与氧化硅层或层叠设置的氮化硅层与氮氧化硅层时，氮化硅层位于掺杂导电层的表面，氧化硅层或氮氧化硅层位于氮化硅层的表面。

进一步地，在步骤 S70 之后，方法还包括：

对半导体衬底进行丝网印刷并烧结形成电极。

在一些实施例中，太阳能电池还包括第一电极 60 与第二电极 70，第一电极 60 穿过第一钝化层 20 与半导体衬底 10 的前表面的 P 型掺杂层（例如，掺硼扩散层）形成欧姆接触，第二电极 70 穿过第二钝化层 50 与掺杂导电层 40 形成欧姆接触，掺杂导电层 40 与隧穿氧化层 30 组成钝化接触结构。所述第一电极 60 以及第二电极 70 可以通过涂敷在第一钝化层以及第二钝化层表面的金属导电浆料烧结形成。在一些实施例中，所述第一电极 60 或第二电极 70 的材料包括银、铝、铜、镍等金属材料。

SEG Solar, EX1018, Page 140

下面根据上述方法制备得到太阳能电池实施例 1 至 13，以及对比例 1 至 4，具体工艺参数见表 1 所示：

SEG Solar, EX1018, Page 141

表 1 太阳能电池的参数

样本	第二织理结构	第一织理结构		隧穿氧化层的厚度（nm）	隧穿氧化层之间的厚度差（nm）	第一钝化层	第一钝化层的厚度（nm）	第一钝化层的折射率	第二钝化层	第二钝化层的厚度（nm）	第二钝化层的折射率
	金字塔状微结构顶部与底部的距离（um）	第一子结构的顶部与底部表面的一维距离（um）	最外侧第一子结构的顶部表面的一维尺寸（um）								
实施例1	3.0	1.9	8.6	1.2	0.12	氧化铝+氮化硅	5±50	1.92	氮化硅	70	1.95
实施例2	3.2	1.8	8.9	1.2	0.12	氧化铝+氮化硅	5±60	1.95	氮化硅	75	2.1
实施例3	3.1	1.7	10.2	1.15	0.11	氧化铝+氮化硅	5±65	1.94	氮化硅	78	1.9
实施例4	4.4	1.6	11.6	1.12	0.11	氧化铝+氮化硅	5±70	1.93	氮化硅	80	2
实施例5	3.8	1.8	12.4	1.1	0.11	氧化铝+氮化硅	5±75	1.95	氮化硅	82	2.02
实施例6	3.6	1.6	13.2	1.1	0.11	氧化铝+氮化硅	5±80	1.97	氮化硅	85	2.03
实施例7	3.5	1.7	14.5	1.1	0.10	氧化铝+氮化硅	8±85	1.98	氮化硅	88	1.98
实施例8	3.2	1.5	12.1	1.05	0.10	氧化铝+氮化硅	10±100	1.95	氮化硅	90	1.96
实施例9	3.0	1.6	15.6	1.02	0.10	氮化硅	100	1.98	氮化硅	95	1.97
实施例10	3.0	1.5	18.2	1.0	0.10	氮化硅	105	1.96	氮化硅	98	2.07
实施例11	2.8	1.9	24.8	0.95	0.12	氮化硅	110	1.92	氮化硅	100	1.95
实施例12	2.7	1.4	26.3	0.95	0.08	氮化硅	95	2.0	氮化硅	110	1.96
实施例13	2.8	1.5	38.4	0.9	0.08	氮化硅	90	1.95	氮化硅	120	1.97
对比例1	3.0	2.5	5.5	1.3	0.18	氧化铝+氮化硅	5±50	1.92	氮化硅	70	1.95
对比例2	3.0	/	/	1.4	0.18	氧化铝+氮化硅	5±50	1.92	氮化硅	70	1.95
对比例3	3.0	1.8	8.6	1.2	0.12	氧化铝+氮化硅	5±50	1.92	氮化硅	70	2.15
对比例4	3.0	1.8	8.6	1.2	0.12	氧化铝+氮化硅	5	1.52	氮化硅	70	1.95

SEG Solar, EX1018, Page 142

表 2.太阳能电池的相关制备工艺参数

样本	氧源气体加载温度（℃）	氧化温度 1（℃）	氧化温度 2（℃）	氧化温度 3（℃）	预沉积升温阶段（℃）	沉积多晶硅层温度（℃）	硅烷气体加载温度（℃）
实施例 1	590	590	595	600	620	620	590
实施例 2	590	595	590	600	620	620	590
实施例 3	590	595	600	600	620	620	590
实施例 4	590	590	595	600	625	630	590
实施例 5	590	595	590	600	625	630	590
实施例 6	590	595	600	600	625	630	590
实施例 7	600	608	610	600	620	630	600
实施例 8	600	610	610	610	625	630	600
实施例 9	600	605	610	600	625	625	600
实施例 10	610	600	615	600	620	625	610
实施例 11	615	610	610	610	625	625	615
实施例 12	615	610	605	600	620	625	615
实施例 13	615	610	605	600	620	625	615
对比例 1	590	590	590	590	610	610	605
对比例 2	610	610	610	610	620	620	615
对比例 3	630	630	630	630	650	650	645
对比例 4	590	590	590	590	610	610	605

表 3. 太阳能电池的测试结果

样本	开路电压(mV)	短路电流（A）	填充因子	光电转化效率（%）	接触电阻率（mΩ.cm）
实施例 1	710	11.06	83.51	24.52	1.26
实施例 2	710	11.05	83.04	24.36	1.25
实施例 3	710	11.04	83.54	24.49	1.28
实施例 4	710	11.11	83.41	24.61	1.27
实施例 5	712	11.1	83.43	24.66	1.31
实施例 6	712	11.08	83.39	24.60	1.30
实施例 7	712	11.09	83.51	24.66	1.29
实施例 8	712	11.12	83.04	24.59	1.32
实施例 9	688	11.11	83.46	23.86	1.28
实施例 10	689	11.1	83.14	23.78	1.27
实施例 11	687	11.08	83.27	23.70	1.28
实施例 12	688	11.04	83.04	23.59	1.26
实施例 13	686	11.05	83.06	23.55	1.29
对比例 1	709	11.03	82.77	24.21	1.53
对比例 2	707	11.04	82.76	24.16	1.51
对比例 3	710	11.04	82.645	24.23	1.54
对比例 4	710	11.04	82.7	24.20	1.50

根据实施例 1 至实施例 13 可知，通过将半导体衬底后表面的第一纹理结构中的子结构的距离控制在理想范围内，可以保障半导体衬底后表面的粗糙度在合适的范围，有利于提高形成于第一纹理结构上的隧穿氧化层的均匀性，形成的隧穿氧化层性能更好，并进一步抑制掺杂导电层的局部掺杂浓度偏高，可以有效降低接触电阻率，提高太阳能电池的开路电压，

SEG Solar, EX1018, Page 143

提升填充因子及光电转换效率。

对比例 1 的太阳能电池中的第一纹理结构中，在远离所述后表面且垂直于所述后表面的方向上，最外侧第一子结构的顶部表面及与其相邻的第一子结构的顶部表面的距离大于 2um，最外侧第一子结构的顶部表面的一维尺寸越小，沉积形成的隧穿氧化层越厚，隧穿氧化层的均匀性下降，导致形成于隧穿氧化层表面的掺杂导电层的局部掺杂浓度偏高，接触电阻率相较于实施例 1 有所增大，导致太阳能电池的开路电压下降，填充因子及光电转换效率也随之下降。

对比例 2 的太阳能电池在制绒后未经过碱抛光处理，后表面为金字塔状微结构，沉积在金字塔状微结构上的隧穿氧化层的均匀性下降，容易导致形成于隧穿氧化层表面的掺杂导电层的局部掺杂浓度偏高，接触电阻率相较于实施例 1 有所增大，导致太阳能电池的开路电压下降，填充因子及光电转换效率也随之下降。

对比例 3 的太阳能电池虽然通过第一纹理结构的子结构的处理，可以抑制掺杂导电层的局部掺杂浓度偏高，但是由于采用高硅氮比的氮化硅层，在金属化处理过程中，接触电阻率难以进一步下降。相比于实施例 1，采用控制半导体衬底后表面的第一纹理结构中的子结构的距离以及控制第二钝化层的折射率，两者协同作用，可以更好地降低接触电阻率，提高太阳能电池的开路电压、填充因子及光电转换效率。

对比例 4 的太阳能电池虽然通过第一纹理结构的子结构的处理，可以抑制掺杂导电层的局部掺杂浓度偏高，但是由于采用整体折射率较低的氧化铝层和氮化硅层作为第一钝化层，在金属化处理过程中，接触电阻率升高。

本申请虽然以较佳实施例公开如上，但并不是用来限定权利要求，任何本领域技术人员在不脱离本申请构思的前提下，都可以做出若干可能的变动和修改，因此本申请的保护范围应当以本申请权利要求所界定的范围为准。

SEG Solar, EX1018, Page 144

2021108952258

DD212023I

说 明 书 附 图




图 1




图 2




图 3

SEG Solar, EX1018, Page 145




图 4a




图 4b




图 5




图 6




图 7a




图 7b




图 8

SEG Solar, EX1018, Page 147

Substitute for form 1449A/PTO **INFORMATION DISCLOSURE STATEMENT BY APPLICANT** *(use as many sheets as necessary)*				***Complete if Known***	
				Application Number	17/964,190
				Filing Date	October 12, 2022
				First Named Inventor	Kun YU et al.
				Art Unit	1721
				Examiner Name	Golam Mowla
Sheet	1	of	1	Attorney Docket Number	084546-000033USD1

U.S. PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	U.S. Patent Document Number - Kind Code[2] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear
		US-2018/0182905	06-28-2018	Nam et al.	
		US-2018/0315866	11-01-2018	Cheong et al.	
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			

FOREIGN PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	Foreign Patent Document Country Code[3] Number[4] Kind Code[5] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Application of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear	T[6]
		JP-2012-216788	11-08-2012			Abstract
		JP-06-061515	03-04-1994			None
		CN-112599615	04-02-2021			Abstract
		CN-110931596	03-27-2020			Abstract
		WO-2016/129481	08-18-2016			Abstract
		WO-2013/186945	12-19-2013			Abstract

OTHER PRIOR ART – NON PATENT LITERATURE DOCUMENTS

Examiner Initials*	Cite No.[1]	Include name of the author (in CAPITAL LETTERS), title of the article (when appropriate), title of the item (book, magazine, journal, serial, symposium, catalog, etc.)., date, page(s), volume-issue number(s), publisher, city and/or country where published.	T[2]
		Japanese Office Action for Application No. 2022-176074, mailed April 11, 2023 (4 pages)	MT

Examiner Signature	/GOLAM MOWLA/	Date Considered	04/25/2023

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

[1] Applicant's unique citation designation number (optional). [2] See Kinds Codes of USPTO Patent Documents at www.uspto.gov or MPEP 901.04. [3] Enter Office that issued the document, by the two-letter code (WIPO Standard ST.3). [4] For Japanese patent documents, the indication of the year of the reign of the Emperor must precede the serial number of the patent document. [5] Kind of document by the appropriate symbols as indicated on the document under WIPO Standard ST.16 if possible. [6] Applicant is to place a check mark here if English language Translation is attached.

[1] Applicant's unique citation designation number (optional). [2] Applicant is to place a check mark here if English language Translation is attached.

4895-4403-2350.1

ALL REFERENCES CONSIDERED EXCEPT WHERE LINED THROUGH. /G.M/

United States Patent and Trademark Office

Office of the Chief Financial Officer

Document Code:WFEE

User :Charmise Carter

Refund Accounting Date:05/01/2023

Effective Date	Sale Item Reference Number	Refund Total
04/24/2023	17964190	$260.00

Document Number	Fee Code	Fee Code Description	Amount Paid	Payment Method	Account Number
I202351A33279822	1806	SUBMISSION-INFORMATION DISCLOSURE STMT	$260.00	DA	504181

United States Patent and Trademark Office

Office of the Chief Financial Officer

Document Code:WFEE

User :Charmise Carter

Sale Adjustment Accounting Date:05/01/2023

Effective Date	Sale Accounting Date	Sale Item Reference Number
04/24/2023	05/01/2023	17964190

Document Number	Fee Code	Fee Code Description	Amount Paid	Payment Method
I202351A33279822	1806	SUBMISSION- INFORMATION DISCLOSURE STMT	$260.00	DA

United States Patent and Trademark Office

Office of the Chief Financial Officer

Document Code:WFEE

User :Karen Vestal

Sale Accounting Date:04/25/2023

Sale Item Reference Number	Effective Date
17964190	04/24/2023

Document Number	Fee Code	Fee Code Description	Amount Paid	Payment Method
I20234OA25265049	1806	SUBMISSION- INFORMATION DISCLOSURE STMT	$260.00	Deposit Account

Doc Code: QPIDS.REQ
Document Description: QuickPath Information Disclosure Statement

PTO/SB/09 (09-18)

CERTIFICATION AND REQUEST FOR CONSIDERATION OF AN INFORMATION DISCLOSURE STATEMENT FILED AFTER PAYMENT OF THE ISSUE FEE UNDER THE QPIDS PROGRAM

Non-Provisional Application Number: 17/964,190	Filing Date: October 12, 2022
First Named Inventor: Kun YU et al.	Title of Invention: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLATIC MODULE

THE UNDERSIGNED HEREBY CERTIFIES AND REQUESTS THE FOLLOWING FOR THE ABOVE-IDENTIFIED APPLICATION.

1. Consideration is requested of the information disclosure statement (IDS) submitted herewith, which is being filed after payment of the issue fee.
2. Check the box next to the appropriate selection:

   ☑ Each item of information contained in the IDS was first cited in any communication from a foreign patent office in a counterpart foreign application not more than three months prior to the filing of the IDS. See 37 CFR 1.97(e)(1).

   OR

   ☐ No item of information contained in the IDS was cited in a communication from a foreign patent office in a counterpart foreign application, and, to the knowledge of the person signing the certification after making reasonable inquiry, no item of information contained in the IDS was known to any individual designated in 37 CFR 1.56(c) more than three months prior to the filing of the IDS. See 37 CFR 1.97(e)(2).

   OR

   ☐ See attached certification statement in compliance with 37 CFR 1.97(e).
3. Please charge the IDS fee set forth in 37 CFR 1.17(p) to Deposit Account No. 50-4181.
4. A Petition to Withdraw from Issue After Payment of the Issue Fee (37 CFR 1.313(c)(2)), including the petition fee set forth in 37 CFR 1.17(h), is submitted herewith as a **Web-based ePetition**. **WARNING:** Do not submit the petition as a follow-on paper via EFS-Web. Submit the petition as a Web-based ePetition by signing on to EFS-Web as a registered user, selecting the radio button next to "Existing application/patent," and then selecting the radio button next to "ePetition (for automatic processing and immediate grant, if all petitions requirements are met)." Failure to use the Web-based ePetition interface will result in automatic entry of the RCE.
5. A request for continued examination (RCE) under 37 CFR 1.114 and the RCE fee under 37 CFR 1.17(e) are submitted herewith.
6. The RCE will be treated as a "conditional" RCE. In the event the examiner determines that any item of information contained in the IDS necessitates the reopening of prosecution in the application, the undersigned understands that (i) the RCE will be processed and treated as an RCE under 37 CFR 1.114 and therefore (ii) the IDS fee under 37 CFR 1.17(p) will be returned in accordance with 37 CFR 1.97(b)(4). In the event that no item of information in the IDS necessitates reopening prosecution, the undersigned understands that the RCE will not be processed and the RCE fee under 37 CFR 1.17(e) will be returned.
7. This certification and request is being filed as a **Web-based ePetition** and is not accompanied by an amendment to the application. Inclusion of an amendment will result in automatic entry of the RCE.

Signature /Jeffrey L. Costellia, Reg. No. 35483/	Date April 19, 2023
Name (Print/Typed) Jeffrey L. Costellia	Practitioner Registration Number (If applicable) 35,483

Note: *Signatures of all the inventors or assignees of record of the entire interest or their representative(s) are required in accordance with 37 CFR 1.33 and 11.18. Please see 37 CFR 1.4(d) for the form of the signature. If necessary, submit multiple forms for more than one signature, see below.**

☑ *Total of 2 forms are submitted.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

Privacy Act Statement

The **Privacy Act of 1974 (P.L. 93-579)** requires that you be given certain information in connection with your submission of the attached form related to a patent application or patent. Accordingly, pursuant to the requirements of the Act, please be advised that: (1) the general authority for the collection of this information is 35 U.S.C. 2(b)(2); (2) furnishing of the information solicited is voluntary; and (3) the principal purpose for which the information is used by the U.S. Patent and Trademark Office is to process and/or examine your submission related to a patent application or patent. If you do not furnish the requested information, the U.S. Patent and Trademark Office may not be able to process and/or examine your submission, which may result in termination of proceedings or abandonment of the application or expiration of the patent.

The information provided by you in this form will be subject to the following routine uses:

1. The information on this form will be treated confidentially to the extent allowed under the Freedom of Information Act (5 U.S.C. 552) and the Privacy Act (5 U.S.C 552a). Records from this system of records may be disclosed to the Department of Justice to determine whether disclosure of these records is required by the Freedom of Information Act.
2. A record from this system of records may be disclosed, as a routine use, in the course of presenting evidence to a court, magistrate, or administrative tribunal, including disclosures to opposing counsel in the course of settlement negotiations.
3. A record in this system of records may be disclosed, as a routine use, to a Member of Congress submitting a request involving an individual, to whom the record pertains, when the individual has requested assistance from the Member with respect to the subject matter of the record.
4. A record in this system of records may be disclosed, as a routine use, to a contractor of the Agency having need for the information in order to perform a contract. Recipients of information shall be required to comply with the requirements of the Privacy Act of 1974, as amended, pursuant to 5 U.S.C. 552a(m).
5. A record related to an International Application filed under the Patent Cooperation Treaty in this system of records may be disclosed, as a routine use, to the International Bureau of the World Intellectual Property Organization, pursuant to the Patent Cooperation Treaty.
6. A record in this system of records may be disclosed, as a routine use, to another federal agency for purposes of National Security review (35 U.S.C. 181) and for review pursuant to the Atomic Energy Act (42 U.S.C. 218(c)).
7. A record from this system of records may be disclosed, as a routine use, to the Administrator, General Services, or his/her designee, during an inspection of records conducted by GSA as part of that agency's responsibility to recommend improvements in records management practices and programs, under authority of 44 U.S.C. 2904 and 2906. Such disclosure shall be made in accordance with the GSA regulations governing inspection of records for this purpose, and any other relevant (*i.e.*, GSA or Commerce) directive. Such disclosure shall not be used to make determinations about individuals.
8. A record from this system of records may be disclosed, as a routine use, to the public after either publication of the application pursuant to 35 U.S.C. 122(b) or issuance of a patent pursuant to 35 U.S.C. 151. Further, a record may be disclosed, subject to the limitations of 37 CFR 1.14, as a routine use, to the public if the record was filed in an application which became abandoned or in which the proceedings were terminated and which application is referenced by either a published application, an application open to public inspection or an issued patent.
9. A record from this system of records may be disclosed, as a routine use, to a Federal, State, or local law enforcement agency, if the USPTO becomes aware of a violation or potential violation of law or regulation.

Docket No.: 084546-000033USD1

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application	)	
Kun **YU** et al.	)	Group Art Unit: 1721
Application No.: 17/964,190	)	Examiner: Golam Mowla
Filed: October 12, 2022	)	Confirmation No.: 7994
For: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	)	

INFORMATION DISCLOSURE STATEMENT

UNDER

QPIDS PROGRAM

Mail Stop RCE – via EFS
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Dear Sir:

In accordance with the duty of disclosure as set forth in 37 C.F.R. § 1.56, Applicant hereby submits the following information in conformance with 37 C.F.R. §§ 1.97 and 1.98. In accordance with the policies of the U.S. Patent and Trademark Office, only copies of newly cited foreign patents and non-patent literature are being submitted.

Foreign Communication: Japanese Office Action

Applicant notes that the *U.S. and Foreign Patent Documents*: WO-2016/129481; WO-2013/186945; US-2018/0315866; US-2018/0182905; JP-2012-216788; JP-06-061515; CN-112599615 and CN-110931596 cited on the attached Form PTO-1449, was previously cited by Japan Intellectual Property Office in a Japanese Notice of Reasons for Refusal mailed **April 11, 2023** issued in a counterpart Japanese Application No. 2022-176074.

The undersigned certifies that each item of information contained in this information disclosure statement was first cited in any communication from a foreign patent office in connection with a counterpart foreign application not more than three (3) months prior to the filing of this statement.

It is requested that the accompanying Form PTO-1449 be considered and made of record in the above-identified application and that an Examiner-initialed copy of this form be returned to the undersigned.

The documents are being submitted under QPIDS with a Request for Continued Examination (RCE). Accordingly, no fee or statement is required. Nevertheless, Applicant provides a certified statement above as a courtesy.

It is believed that no fees are associated with this filing. However, if a fee becomes necessary, the Commissioner is hereby authorized by this paper to charge any additional fees, except the issue fee, during the entire pendency of this application including fees due under 37 C.F.R. §§ 1.16 and 1.17 which may be required, including any required extension of time fees, or credit any overpayment to Deposit Account No. 50-4181.

Respectfully submitted,

/Jeffrey L. Costellia, Reg.#35483/
Jeffrey L. Costellia
Registration No. 35,483

NIXON PEABODY LLP
CUSTOMER NO.: 22204
799 9th Street, N.W., Suite 500
Washington, DC 20001-4501
Tel: 202-585-8000

Substitute for form 1449A/PTO				*Complete if Known*	
INFORMATION DISCLOSURE STATEMENT BY APPLICANT *(use as many sheets as necessary)*				Application Number	17/964,190
				Filing Date	October 12, 2022
				First Named Inventor	Kun YU et al.
				Art Unit	1721
				Examiner Name	Golam Mowla
Sheet	1	of	1	Attorney Docket Number	084546-000033USD1

U.S. PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	U.S. Patent Document Number - Kind Code[2] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear
		US-2018/0182905	06-28-2018	Nam et al.	
		US-2018/0315866	11-01-2018	Cheong et al.	
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			

FOREIGN PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	Foreign Patent Document Country Code[3] Number[4] Kind Code[5] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Application of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear	T[6]
		JP-2012-216788	11-08-2012			Abstract
		JP-06-061515	03-04-1994			None
		CN-112599615	04-02-2021			Abstract
		CN-110931596	03-27-2020			Abstract
		WO-2016/129481	08-18-2016			Abstract
		WO-2013/186945	12-19-2013			Abstract

OTHER PRIOR ART – NON PATENT LITERATURE DOCUMENTS

Examiner Initials*	Cite No.[1]	Include name of the author (in CAPITAL LETTERS), title of the article (when appropriate), title of the item (book, magazine, journal, serial, symposium, catalog, etc.)., date, page(s), volume-issue number(s), publisher, city and/or country where published.	T[2]
		Japanese Office Action for Application No. 2022-176074, mailed April 11, 2023 (4 pages)	MT

Examiner Signature		Date Considered	

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

[1] Applicant's unique citation designation number (optional). [2] See Kinds Codes of USPTO Patent Documents at www.uspto.gov or MPEP 901.04. [3] Enter Office that issued the document, by the two-letter code (WIPO Standard ST.3). [4] For Japanese patent documents, the indication of the year of the reign of the Emperor must precede the serial number of the patent document. [5] Kind of document by the appropriate symbols as indicated on the document under WIPO Standard ST.16 if possible. [6] Applicant is to place a check mark here if English language Translation is attached.

[1] Applicant's unique citation designation number (optional). [2] Applicant is to place a check mark here if English language Translation is attached.

Doc Code: PET.AUTO Document Description: Petition automatically granted by EFS-Web	PTO/SB/140 U.S. Patent and Trademark Office Department of Commerce

Electronic Petition Request	**PETITION TO WITHDRAW AN APPLICATION FROM ISSUE AFTER PAYMENT OF THE ISSUE FEE UNDER 37 CFR 1.313(c)**
Application Number	17964190
Filing Date	12-Oct-2022
First Named Inventor	Kun YU
Art Unit	1721
Examiner Name	GOLAM MOWLA
Attorney Docket Number	084546-000033USD1
Title	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

An application may be withdrawn from issue for further action upon petition by the applicant. To request that the Office withdraw an application from issue, applicant must file a petition under this section including the fee set forth in § 1.17(h) and a showing of good and sufficient reasons why withdrawal of the application from issue is necessary.

APPLICANT HEREBY PETITIONS TO WITHDRAW THIS APPLICATION FROM ISSUE UNDER 37 CFR 1.313(c).

A grantable petition requires the following items:
(1) Petition fee; and
(2) One of the following reasons:
(a) Unpatentability of one or more claims, which must be accompanied by an unequivocal statement that one or more claims are unpatentable, an amendment to such claim or claims, and an explanation as to how the amendment causes such claim or claims to be patentable;
(b) Consideration of a request for continued examination in compliance with § 1.114 (for a utility or plant application only); or
(c) Express abandonment of the application. Such express abandonment may be in favor of a continuing application, but not a CPA under 37 CFR 1.53(d).

Petition Fee

- ○ Small Entity
- ○ Micro Entity
- ◉ Regular Undiscounted

Reason for withdrawal from issue

◯ One or more claims are unpatentable ◉ Consideration of a request for continued examination (RCE) (List of Required Documents and Fees) ◯ Applicant hereby expressly abandons the instant application (any attorney/agent signing for this reason must have power of attorney pursuant to 37 CFR 1.32(b)).
RCE request,submission, and fee. ☐ I certify, in accordance with 37 CFR 1.4(d)(4) that : The RCE request ,submission, and fee have already been filed in the above-identified application on ☒ Are attached.
THIS PORTION MUST BE COMPLETED BY THE SIGNATORY OR SIGNATORIES I certify, in accordance with 37 CFR 1.4(d)(4) that I am: ◉ An attorney or agent registered to practice before the Patent and Trademark Office who has been given power of attorney in this application. ◯ An attorney or agent registered to practice before the Patent and Trademark Office, acting in a representative capacity. ◯ A sole inventor ◯ A joint inventor; I certify that I am authorized to sign this submission on behalf of all of the inventors as evidenced by the power of attorney in the application ◯ A joint inventor; all of whom are signing this e-petition

Signature	/Jeffrey L. Costellia/
Name	Jeffrey L. Costellia
Registration Number	35483

Electronic Patent Application Fee Transmittal

Application Number:	17964190
Filing Date:	12-Oct-2022
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Filer:	Jeffrey Costellia/Donald Sias
Attorney Docket Number:	084546-000033USD1

Filed as Large Entity

Filing Fees for Utility under 35 USC 111(a)

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Basic Filing:				
PETITION FEE- 37 CFR 1.17(H) (GROUP III)	1464	1	140	140
RCE- 2ND AND SUBSEQUENT REQUEST	1820	1	2000	2000
Pages:				
Claims:				
Miscellaneous-Filing:				
Petition:				
Patent-Appeals-and-Interference:				

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Post-Allowance-and-Post-Issuance:				
Extension-of-Time:				
Miscellaneous:				
		Total in USD ($)		**2140**

UNITED STATES PATENT AND TRADEMARK OFFICE

Commissioner for Patents
United States Patent and Trademark Office
P.O. Box 1450
Alexandria, VA 22313-1450
www.uspto.gov

Decision Date : April 24, 2023

In re Application of :

Kun YU

DECISION ON PETITION
UNDER CFR 1.313(c)(2)

Application No : 17964190

Filed : 12-Oct-2022

Attorney Docket No : 084546-000033USD1

This is an electronic decision on the petition under 37 CFR 1.313(c)(2), filed April 24, 2023 , to withdraw the above-identified application from issue after payment of the issue fee.

The petition is **GRANTED.**

The above-identified application is withdrawn from issue for consideration of a submission under 37 CFR 1.114 (request for continued examination). See 37 CFR 1.313(c)(2).

Petitioner is advised that the issue fee paid in this application cannot be refunded. If, however, this application is again allowed, petitioner may request that it be applied towards the issue fee required by the new Notice of Allowance.

Telephone inquiries concerning this decision should be directed to the Patent Electronic Business Center (EBC) at 866-217-9197.

This application file is being referred to Technology Center AU 1721 for processing of the request for continuing examination under 37 CFR 1.114 .

Office of Petitions

Electronic Acknowledgement Receipt	
EFS ID:	47893819
Application Number:	17964190
International Application Number:	
Confirmation Number:	7994
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Customer Number:	22204
Filer:	Jeffrey Costellia/Donald Sias
Filer Authorized By:	Jeffrey Costellia
Attorney Docket Number:	084546-000033USD1
Receipt Date:	24-APR-2023
Filing Date:	12-OCT-2022
Time Stamp:	17:39:32
Application Type:	Utility under 35 USC 111(a)

Payment information:

Submitted with Payment	yes
Payment Type	DA
Payment was successfully received in RAM	$2140
RAM confirmation Number	E20234NH39305789
Deposit Account	
Authorized User	
The Director of the USPTO is hereby authorized to charge indicated fees and credit any overpayment as follows:	

File Listing:

Document Number	Document Description	File Name	File Size(Bytes)/ Message Digest	Multi Part /.zip	Pages (if appl.)
1	Request for Continued Examination (RCE)	084546_000033USD1_RCE.pdf	1680903 2670554e2e78fc77d7581cf16de5004fc2a0fd00	no	3
Warnings:					
Information:					
2	Quick Path Information Disclosure Statement	084546_000033USD1_QPIDS.pdf	201129 abaa62807abbaf1ee0b7a70aa5797077150d2c13	no	2
Warnings:					
Information:					
3	Transmittal Letter	084546_000033USD1_IDS.pdf	105568 0317dbf01940f437b2774ca1d5b32dad0ceb11ab	no	2
Warnings:					
Information:					
4	Information Disclosure Statement (IDS) Form (SB08)	084546_000033USD1_PTO_1449.pdf	117803 912827201a3b2fdbd1b18d03b75124bc03b61c2a	no	1
Warnings:					
Information:					
This is not an USPTO supplied IDS fillable form					
5	ePetition Request Form	petition-request.pdf	39974 27527619c8eea2d74cd6ed4895eb7334f6545546	no	2
Warnings:					
Information:					
6	Fee Worksheet (SB06)	fee-info.pdf	40544 907e031744b4eccf8935c439d490c08a417acee9	no	2
Warnings:					

Information:	
Total Files Size (in bytes):	2185921

This Acknowledgement Receipt evidences receipt on the noted date by the USPTO of the indicated documents, characterized by the applicant, and including page counts, where applicable. It serves as evidence of receipt similar to a Post Card, as described in MPEP 503.

New Applications Under 35 U.S.C. 111

If a new application is being filed and the application includes the necessary components for a filing date (see 37 CFR 1.53(b)-(d) and MPEP 506), a Filing Receipt (37 CFR 1.54) will be issued in due course and the date shown on this Acknowledgement Receipt will establish the filing date of the application.

National Stage of an International Application under 35 U.S.C. 371

If a timely submission to enter the national stage of an international application is compliant with the conditions of 35 U.S.C. 371 and other applicable requirements a Form PCT/DO/EO/903 indicating acceptance of the application as a national stage submission under 35 U.S.C. 371 will be issued in addition to the Filing Receipt, in due course.

New International Application Filed with the USPTO as a Receiving Office

If a new international application is being filed and the international application includes the necessary components for an international filing date (see PCT Article 11 and MPEP 1810), a Notification of the International Application Number and of the International Filing Date (Form PCT/RO/105) will be issued in due course, subject to prescriptions concerning national security, and the date shown on this Acknowledgement Receipt will establish the international filing date of the application.

Doc code: RCEX
Doc description: Request for Continued Examination (RCE)

PTO/SB/30EFS (01-22)
Approved for use through 05/31/2024. OMB 0651-0031
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

REQUEST FOR CONTINUED EXAMINATION(RCE)TRANSMITTAL
(Submitted Only via EFS-Web)

Application Number	17/964,190	Filing Date	2022-10-12	Docket Number (if applicable)	084546-000033USD1	Art Unit	1721
First Named Inventor	Kun YU et al.			Examiner Name	Golam Mowla		

This is a Request for Continued Examination (RCE) under 37 CFR 1.114 of the above-identified application.
Request for Continued Examination (RCE) practice under 37 CFR 1.114 does not apply to any utility or plant application filed prior to June 8, 1995, or to any design application. The Instruction Sheet for this form is located at WWW.USPTO.GOV

SUBMISSION REQUIRED UNDER 37 CFR 1.114

Note: If the RCE is proper, any previously filed unentered amendments and amendments enclosed with the RCE will be entered in the order in which they were filed unless applicant instructs otherwise. If applicant does not wish to have any previously filed unentered amendment(s) entered, applicant must request non-entry of such amendment(s).

☐ Previously submitted. If a final Office action is outstanding, any amendments filed after the final Office action may be considered as a submission even if this box is not checked.

- ☐ Consider the arguments in the Appeal Brief or Reply Brief previously filed on _____
- ☐ Other _____

☒ Enclosed

- ☐ Amendment/Reply
- ☒ Information Disclosure Statement (IDS)
- ☐ Affidavit(s)/ Declaration(s)
- ☐ Other _____

MISCELLANEOUS

☐ Suspension of action on the above-identified application is requested under 37 CFR 1.103(c) for a period of months _____
(Period of suspension shall not exceed 3 months; Fee under 37 CFR 1.17(i) required)

☐ Other _____

FEES

☒ **The RCE fee under 37 CFR 1.17(e) is required by 37 CFR 1.114 when the RCE is filed.**
The Director is hereby authorized to charge any underpayment of fees, or credit any overpayments, to Deposit Account No 504181

SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT REQUIRED

☒ Patent Practitioner Signature

Applicant Signature

PTO/SB/30EFS (01-22)
Approved for use through 05/31/2024. OMB 0651-0031
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

Signature of Registered U.S. Patent Practitioner			
Signature	/Jeffrey L. Costellia, Reg.#35483/	Date (YYYY-MM-DD)	2023-04-19
Name	Jeffrey L. Costellia	Registration Number	35,483

This collection of information is required by 37 CFR 1.114. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.11 and 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

Privacy Act Statement

The Privacy Act of 1974 (P.L. 93-579) requires that you be given certain information in connection with your submission of the attached form related to a patent application or patent. Accordingly, pursuant to the requirements of the Act, please be advised that: (1) the general authority for the collection of this information is 35 U.S.C. 2(b)(2); (2) furnishing of the information solicited is voluntary; and (3) the principal purpose for which the information is used by the U.S. Patent and Trademark Office is to process and/or examine your submission related to a patent application or patent. If you do not furnish the requested information, the U.S. Patent and Trademark Office may not be able to process and/or examine your submission, which may result in termination of proceedings or abandonment of the application or expiration of the patent.

The information provided by you in this form will be subject to the following routine uses:

1. The information on this form will be treated confidentially to the extent allowed under the Freedom of Information Act (5 U.S.C. 552) and the Privacy Act (5 U.S.C. 552a). Records from this system of records may be disclosed to the Department of Justice to determine whether the Freedom of Information Act requires disclosure of these records.

2. A record from this system of records may be disclosed, as a routine use, in the course of presenting evidence to a court, magistrate, or administrative tribunal, including disclosures to opposing counsel in the course of settlement negotiations.

3. A record in this system of records may be disclosed, as a routine use, to a Member of Congress submitting a request involving an individual, to whom the record pertains, when the individual has requested assistance from the Member with respect to the subject matter of the record.

4. A record in this system of records may be disclosed, as a routine use, to a contractor of the Agency having need for the information in order to perform a contract. Recipients of information shall be required to comply with the requirements of the Privacy Act of 1974, as amended, pursuant to 5 U.S.C. 552a(m).

5. A record related to an International Application filed under the Patent Cooperation Treaty in this system of records may be disclosed, as a routine use, to the International Bureau of the World Intellectual Property Organization, pursuant to the Patent Cooperation Treaty.

6. A record in this system of records may be disclosed, as a routine use, to another federal agency for purposes of National Security review (35 U.S.C. 181) and for review pursuant to the Atomic Energy Act (42 U.S.C. 218(c)).

7. A record from this system of records may be disclosed, as a routine use, to the Administrator, General Services, or his/her designee, during an inspection of records conducted by GSA as part of that agency's responsibility to recommend improvements in records management practices and programs, under authority of 44 U.S.C. 2904 and 2906. Such disclosure shall be made in accordance with the GSA regulations governing inspection of records for this purpose, and any other relevant (i.e., GSA or Commerce) directive. Such disclosure shall not be used to make determinations about individuals.

8. A record from this system of records may be disclosed, as a routine use, to the public after either publication of the application pursuant to 35 U.S.C. 122(b) or issuance of a patent pursuant to 35 U.S.C. 151. Further, a record may be disclosed, subject to the limitations of 37 CFR 1.14, as a routine use, to the public if the record was filed in an application which became abandoned or in which the proceedings were terminated and which application is referenced by either a published application, an application open to public inspections or an issued patent.

9. A record from this system of records may be disclosed, as a routine use, to a Federal, State, or local law enforcement agency, if the USPTO becomes aware of a violation or potential violation of law or regulation.

Doc Code: QPIDS.REQ
Document Description: QuickPath Information Disclosure Statement

PTO/SB/09 (09-18)

CERTIFICATION AND REQUEST FOR CONSIDERATION OF AN INFORMATION DISCLOSURE STATEMENT FILED AFTER PAYMENT OF THE ISSUE FEE UNDER THE QPIDS PROGRAM

Non-Provisional Application Number: 17/964,190	Filing Date: October 12, 2022
First Named Inventor: Kun YU et al.	Title of Invention: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLATIC MODULE

THE UNDERSIGNED HEREBY CERTIFIES AND REQUESTS THE FOLLOWING FOR THE ABOVE-IDENTIFIED APPLICATION.

1. Consideration is requested of the information disclosure statement (IDS) submitted herewith, which is being filed after payment of the issue fee.
2. Check the box next to the appropriate selection:
   ☑ Each item of information contained in the IDS was first cited in any communication from a foreign patent office in a counterpart foreign application not more than three months prior to the filing of the IDS. See 37 CFR 1.97(e)(1).

   OR

   ☐ No item of information contained in the IDS was cited in a communication from a foreign patent office in a counterpart foreign application, and, to the knowledge of the person signing the certification after making reasonable inquiry, no item of information contained in the IDS was known to any individual designated in 37 CFR 1.56(c) more than three months prior to the filing of the IDS. See 37 CFR 1.97(e)(2).

   OR

   ☐ See attached certification statement in compliance with 37 CFR 1.97(e).
3. Please charge the IDS fee set forth in 37 CFR 1.17(p) to Deposit Account No. 50-4181.
4. A Petition to Withdraw from Issue After Payment of the Issue Fee (37 CFR 1.313(c)(2)), including the petition fee set forth in 37 CFR 1.17(h), is submitted herewith as a **Web-based ePetition**.
   WARNING: Do not submit the petition as a follow-on paper via EFS-Web. Submit the petition as a Web-based ePetition by signing on to EFS-Web as a registered user, selecting the radio button next to "Existing application/patent," and then selecting the radio button next to "ePetition (for automatic processing and immediate grant, if all petitions requirements are met)." Failure to use the Web-based ePetition interface will result in automatic entry of the RCE.
5. A request for continued examination (RCE) under 37 CFR 1.114 and the RCE fee under 37 CFR 1.17(e) are submitted herewith.
6. The RCE will be treated as a "conditional" RCE. In the event the examiner determines that any item of information contained in the IDS necessitates the reopening of prosecution in the application, the undersigned understands that (i) the RCE will be processed and treated as an RCE under 37 CFR 1.114 and therefore (ii) the IDS fee under 37 CFR 1.17(p) will be returned in accordance with 37 CFR 1.97(b)(4). In the event that no item of information in the IDS necessitates reopening prosecution, the undersigned understands that the RCE will not be processed and the RCE fee under 37 CFR 1.17(e) will be returned.
7. This certification and request is being filed as a **Web-based ePetition** and is not accompanied by an amendment to the application. Inclusion of an amendment will result in automatic entry of the RCE.

Signature /Jeffrey L. Costellia, Reg. No. 35483/	Date April 19, 2023
Name (Print/Typed) Jeffrey L. Costellia	Practitioner Registration Number (If applicable) 35,483

Note: *Signatures of all the inventors or assignees of record of the entire interest or their representative(s) are required in accordance with 37 CFR 1.33 and 11.18. Please see 37 CFR 1.4(d) for the form of the signature. If necessary, submit multiple forms for more than one signature, see below.**

☑ *Total of 2 forms are submitted.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

Privacy Act Statement

The **Privacy Act of 1974 (P.L. 93-579)** requires that you be given certain information in connection with your submission of the attached form related to a patent application or patent. Accordingly, pursuant to the requirements of the Act, please be advised that: (1) the general authority for the collection of this information is 35 U.S.C. 2(b)(2); (2) furnishing of the information solicited is voluntary; and (3) the principal purpose for which the information is used by the U.S. Patent and Trademark Office is to process and/or examine your submission related to a patent application or patent. If you do not furnish the requested information, the U.S. Patent and Trademark Office may not be able to process and/or examine your submission, which may result in termination of proceedings or abandonment of the application or expiration of the patent.

The information provided by you in this form will be subject to the following routine uses:

1. The information on this form will be treated confidentially to the extent allowed under the Freedom of Information Act (5 U.S.C. 552) and the Privacy Act (5 U.S.C 552a). Records from this system of records may be disclosed to the Department of Justice to determine whether disclosure of these records is required by the Freedom of Information Act.
2. A record from this system of records may be disclosed, as a routine use, in the course of presenting evidence to a court, magistrate, or administrative tribunal, including disclosures to opposing counsel in the course of settlement negotiations.
3. A record in this system of records may be disclosed, as a routine use, to a Member of Congress submitting a request involving an individual, to whom the record pertains, when the individual has requested assistance from the Member with respect to the subject matter of the record.
4. A record in this system of records may be disclosed, as a routine use, to a contractor of the Agency having need for the information in order to perform a contract. Recipients of information shall be required to comply with the requirements of the Privacy Act of 1974, as amended, pursuant to 5 U.S.C. 552a(m).
5. A record related to an International Application filed under the Patent Cooperation Treaty in this system of records may be disclosed, as a routine use, to the International Bureau of the World Intellectual Property Organization, pursuant to the Patent Cooperation Treaty.
6. A record in this system of records may be disclosed, as a routine use, to another federal agency for purposes of National Security review (35 U.S.C. 181) and for review pursuant to the Atomic Energy Act (42 U.S.C. 218(c)).
7. A record from this system of records may be disclosed, as a routine use, to the Administrator, General Services, or his/her designee, during an inspection of records conducted by GSA as part of that agency's responsibility to recommend improvements in records management practices and programs, under authority of 44 U.S.C. 2904 and 2906. Such disclosure shall be made in accordance with the GSA regulations governing inspection of records for this purpose, and any other relevant (*i.e.*, GSA or Commerce) directive. Such disclosure shall not be used to make determinations about individuals.
8. A record from this system of records may be disclosed, as a routine use, to the public after either publication of the application pursuant to 35 U.S.C. 122(b) or issuance of a patent pursuant to 35 U.S.C. 151. Further, a record may be disclosed, subject to the limitations of 37 CFR 1.14, as a routine use, to the public if the record was filed in an application which became abandoned or in which the proceedings were terminated and which application is referenced by either a published application, an application open to public inspection or an issued patent.
9. A record from this system of records may be disclosed, as a routine use, to a Federal, State, or local law enforcement agency, if the USPTO becomes aware of a violation or potential violation of law or regulation.

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application	)	
Kun **YU** et al.	)	Group Art Unit: 1721
Application No.: 17/964,190	)	Examiner: Golam Mowla
Filed: October 12, 2022	)	Confirmation No.: 7994
For: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	)	

INFORMATION DISCLOSURE STATEMENT

UNDER

QPIDS PROGRAM

Mail Stop RCE – via EFS
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Dear Sir:

In accordance with the duty of disclosure as set forth in 37 C.F.R. § 1.56, Applicant hereby submits the following information in conformance with 37 C.F.R. §§ 1.97 and 1.98. In accordance with the policies of the U.S. Patent and Trademark Office, only copies of newly cited foreign patents and non-patent literature are being submitted.

Foreign Communication: Japanese Office Action

Applicant notes that the *U.S. and Foreign Patent Documents*: WO-2016/129481; WO-2013/186945; US-2018/0315866; US-2018/0182905; JP-2012-216788; JP-06-061515; CN-112599615 and CN-110931596 cited on the attached Form PTO-1449, was previously cited by Japan Intellectual Property Office in a Japanese Notice of Reasons for Refusal mailed **April 11, 2023** issued in a counterpart Japanese Application No. 2022-176074.

The undersigned certifies that each item of information contained in this information disclosure statement was first cited in any communication from a foreign patent office in connection with a counterpart foreign application not more than three (3) months prior to the filing of this statement.

It is requested that the accompanying Form PTO-1449 be considered and made of record in the above-identified application and that an Examiner-initialed copy of this form be returned to the undersigned.

The documents are being submitted under QPIDS with a Request for Continued Examination (RCE). Accordingly, no fee or statement is required. Nevertheless, Applicant provides a certified statement above as a courtesy.

It is believed that no fees are associated with this filing. However, if a fee becomes necessary, the Commissioner is hereby authorized by this paper to charge any additional fees, except the issue fee, during the entire pendency of this application including fees due under 37 C.F.R. §§ 1.16 and 1.17 which may be required, including any required extension of time fees, or credit any overpayment to Deposit Account No. 50-4181.

Respectfully submitted,

/Jeffrey L. Costellia, Reg.#35483/
Jeffrey L. Costellia
Registration No. 35,483

NIXON PEABODY LLP
CUSTOMER NO.: 22204
799 9th Street, N.W., Suite 500
Washington, DC 20001-4501
Tel: 202-585-8000

Substitute for form 1449A/PTO				*Complete if Known*	
INFORMATION DISCLOSURE STATEMENT BY APPLICANT *(use as many sheets as necessary)*				Application Number	17/964,190
				Filing Date	October 12, 2022
				First Named Inventor	Kun YU et al.
				Art Unit	1721
				Examiner Name	Golam Mowla
Sheet	1	of	1	Attorney Docket Number	084546-000033USD1

U.S. PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	U.S. Patent Document Number - Kind Code[2] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear
		US-2018/0182905	06-28-2018	Nam et al.	
		US-2018/0315866	11-01-2018	Cheong et al.	
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			
		US-			

FOREIGN PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	Foreign Patent Document Country Code[3] Number[4] Kind Code[5] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Application of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear	T[6]
		JP-2012-216788	11-08-2012			Abstract
		JP-06-061515	03-04-1994			None
		CN-112599615	04-02-2021			Abstract
		CN-110931596	03-27-2020			Abstract
		WO-2016/129481	08-18-2016			Abstract
		WO-2013/186945	12-19-2013			Abstract

OTHER PRIOR ART – NON PATENT LITERATURE DOCUMENTS

Examiner Initials*	Cite No.[1]	Include name of the author (in CAPITAL LETTERS), title of the article (when appropriate), title of the item (book, magazine, journal, serial, symposium, catalog, etc.)., date, page(s), volume-issue number(s), publisher, city and/or country where published.	T[2]
		Japanese Office Action for Application No. 2022-176074, mailed April 11, 2023 (4 pages)	MT

Examiner Signature		Date Considered	

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

[1] Applicant's unique citation designation number (optional). [2] See Kinds Codes of USPTO Patent Documents at www.uspto.gov or MPEP 901.04. [3] Enter Office that issued the document, by the two-letter code (WIPO Standard ST.3). [4] For Japanese patent documents, the indication of the year of the reign of the Emperor must precede the serial number of the patent document. [5] Kind of document by the appropriate symbols as indicated on the document under WIPO Standard ST.16 if possible. [6] Applicant is to place a check mark here if English language Translation is attached.

[1] Applicant's unique citation designation number (optional). [2] Applicant is to place a check mark here if English language Translation is attached.

Espacenet

Bibliographic data: CN110931596 (A) — 2020-03-27

Method for preparing passivation contact structure based on PVD technology

Inventor(s): LIN JIANWEI; CHEN JIA; ZHAO YINGWEN; JI GENHUA; HUANG SI; LIU ZHIFENG; ZHANG YUZHENG ± (林建伟, ; 陈嘉, ; 赵影文, ; 季根华, ; 黄思, ; 刘志锋, ; 张育政)

Applicant(s): TAIZHOU ZHONG LAI PHOTOELECTRIC TECH CO LTD ± (泰州中来光电科技有限公司)

Classification: - international: ***H01L31/0224; H01L31/068; H01L31/18***
- cooperative: **H01L31/022425 (CN); H01L31/068 (CN); H01L31/1804 (CN); H01L31/1868 (CN);** Y02E10/546 (EP); Y02E10/547 (EP); Y02P70/50 (EP)

Application number: CN20191150687 20191031 Global Dossier

Priority number(s): CN20191150687 20191031

Abstract of CN110931596 (A)

The invention relates to a method for preparing a passivation contact structure based on a PVD technology. The method comprises the following steps: (1) cleaning the surface of a silicon wafer; (2) preparing a double-sided p+ or double-sided n+ doped region on the surface of the cleaned silicon wafer; (3) placing the back surface in a solution for etching treatment; (4) depositing a tunneling oxide layer on the back surface; (5) depositing a doped amorphous silicon film on the tunneling oxide layer by adopting a PVD method; (6) naturally cooling the silicon wafer to room temperature; and (7) carrying out rapid thermal annealing treatment on the cooled silicon wafer. According to the passivation contact structure prepared by the PVD method, the problems of winding plating and non-uniformitycaused by tubular LPCVD can be well solved; and the problems of poor EL and appearance of the solar cell caused by winding plating are thoroughly solved, and the problem of increase of series resistance caused by relatively low short-circuit current and non-uniformity due to light absorption of the polycrystalline silicon layer subjected to winding plating can be solved at the same time.

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号 CN 110931596 A
(43)申请公布日 2020.03.27

(21)申请号 201911050687.9

(22)申请日 2019.10.31

(71)申请人 泰州中来光电科技有限公司
地址 225500 江苏省泰州市姜堰经济开发区开阳路

(72)发明人 林建伟 陈嘉 赵影文 季根华 黄思 刘志锋 张育政

(74)专利代理机构 北京金之桥知识产权代理有限公司 11137
代理人 李托弟

(51)Int.Cl.
H01L 31/18(2006.01)
H01L 31/0224(2006.01)
H01L 31/068(2012.01)


权利要求书2页 说明书7页 附图4页

(54)发明名称

一种基于PVD技术制备钝化接触结构的方法

(57)摘要

本发明涉及一种基于PVD技术制备钝化接触结构的方法。该方法包括:步骤(1):清洗硅片表面;步骤(2):在清洗后的硅片表面制备双面p+或双面n+掺杂区域;步骤(3):将背面置于溶液中进行刻蚀处理;步骤(4):在背面沉积隧穿氧化层;步骤(5):采用PVD的方法在隧穿氧化层上沉积掺杂的非晶硅薄膜;步骤(6):将硅片自然冷却至室温;步骤(7):将冷却后的硅片进行快速热退火处理。本发明中的PVD法制备钝化接触结构能够很好地解决管式LPCVD带来的绕镀和不均匀问题,并彻底解决由绕镀造成的太阳电池EL和外观不良的问题,同时能够解决因绕镀的多晶硅层吸光造成的短路电流较低及不均匀引起的串联电阻增加问题。



CN 110931596 A

1.一种基于PVD技术制备钝化接触结构的方法，其特征在于：包括以下步骤：

(1)、对硅片衬底的前后表面均进行清洗处理，以完成表面损伤层的去除及减反射金字塔的制备；

(2)、在步骤(1)处理后的硅片表面制备出双面p+掺杂区域或双面n+掺杂区域；

(3)、将步骤(2)处理后的含有双面p+掺杂区域或双面n+掺杂区域的硅片的背面置于溶液中进行刻蚀处理，以去除硅片的背面p+掺杂区域或n+掺杂区域，以在硅片的背面得到平缓的金字塔结构；

(4)、在步骤(3)处理后的硅片的背面制备一层隧穿氧化层；

(5)、采用PVD的方法在步骤(4)处理后的硅片的所述隧穿氧化层表面沉积一层掺杂的非晶硅薄膜；

(6)、将步骤(5)处理后的硅片置于反应腔内自然冷却至室温；

(7)、将步骤(6)冷却处理后的硅片进行快速热退火处理。

2.根据权利要求1所述的基于PVD技术制备钝化接触结构的方法，其特征在于，在步骤(1)中，选择磷掺杂的N型硅或硼掺杂的P型硅作为衬底；其中，N型硅和P型硅的电阻率范围均为0.5～6Ω·cm。

3.根据权利要求2所述的基于PVD技术制备钝化接触结构的方法，其特征在于，在步骤(2)中，在经过制绒处理的N型硅的两个表面进行p+掺杂区域的制备，或，在经过制绒处理的P型硅的两个表面进行n+掺杂区域的制备；其中，p+掺杂区域和n+掺杂区域的制备方法均包括旋涂法。

4.根据权利要求3所述的基于PVD技术制备钝化接触结构的方法，其特征在于，在步骤(3)中，将含有双面p+掺杂区域或双面n+掺杂区域的硅片的背面置于HF与HNO_3、以及H_2SO_4混合溶液中进行刻蚀处理，以去除硅片的背面p+掺杂区域或n+掺杂区域，以在硅片的背面得到平缓的金字塔结构。

5.根据权利要求1所述的基于PVD技术制备钝化接触结构的方法，其特征在于，在步骤(4)中，在硅片的背面制备隧穿氧化层的方法包括硝酸氧化法、高温热氧化法、或臭氧氧化法；其中，所述硝酸氧化法为采用质量分数为45～60％的硝酸溶液，在90～115℃的反应温度下，反应4～10min。

6.根据权利要求1所述的基于PVD技术制备钝化接触结构的方法，其特征在于，在步骤(5)中，采用PVD的方法在隧穿氧化层表面沉积掺杂的非晶硅薄膜的方法包括磁控溅射法或真空蒸镀法，其掺杂源包括硼掺杂或磷掺杂。

7.根据权利要求6所述的基于PVD技术制备钝化接触结构的方法，其特征在于，在步骤(5)中，所述磁控溅射法包括：在反应腔中先固定掺磷或掺硼的多晶硅靶材、再固定硅片，然后在氩气氛围中，调整反应气压为0.1～0.7Pa，反应温度为100～300℃，反应时间为10min～3h；所述的真空蒸镀法包括：在反应腔中固定硅片和掺磷或掺硼的蒸发源，然后在氩气氛围中，调整反应气压不小于1×10^{-6}Pa，硅片的衬底温度为100～300℃，沉积时间10min～6h；其中，所述非晶硅薄膜中间和边缘厚度差不大于5nm。

8.根据权利要求1所述的基于PVD技术制备钝化接触结构的方法，其特征在于，在步骤(6)中，在真空条件下进行冷却，并使硅片从真空室取出至放入退火炉中的时间不得超过30min。

SEG Solar, EX1018, Page 175

9.根据权利要求1所述的基于PVD技术制备钝化接触结构的方法，其特征在于，在步骤(7)中，在进行快速热退火处理之前，需先将退火炉进行抽真空，然后充氮气作为保护气。

10.根据权利要求9所述的基于PVD技术制备钝化接触结构的方法，其特征在于，在步骤(7)中，退火炉的真空为500～950mbar，退火时间20～60min，退火温度800～900℃。

SEG Solar, EX1018, Page 176

一种基于PVD技术制备钝化接触结构的方法

技术领域

[0001] 本发明涉及太阳能电池技术领域，具体涉及一种基于PVD技术制备钝化接触结构的方法。

背景技术

[0002] 在太阳电池技术领域，影响电池效率提高的主要因素是电子-空穴对复合。而在整个电池结构中，由于硅原子的无序排列，导致硅片表面有大量悬挂键的存在，悬挂键很容易捕获电子，使电池表面复合增加。金属-半导体接触区域也较容易产生复合。而为了提高太阳电池效率，降低表面和金半接触区域的复合，通常会在器件表面镀一层很薄的介质或者半导体材料，即表面钝化处理。但是，一般的钝化层导电性较差，使得整个电池的串联电阻增加。近年来，学者们引入场效应晶体管中的MOS结构的概念，从而将表面优秀的钝化效果拓展到金属栅线之下，兼顾了钝化和接触，故而命名为钝化接触结构。其结构是将超薄的氧化层与重掺杂的多晶硅层相结合，多数载流子以隧穿的方式运输到金属之下，而少数载流子则会因能带的弯曲而无法穿过氧化层，因这种选择性，也把它称为选择性接触结构。采用这种结构制成的电池包括TOPCon，PERPoly和POLO等。

[0003] 如何在器件表面沉积一层高质量的多晶硅薄膜，是做好这种太阳电池结构的关键。目前报道的多晶硅薄膜的生长方式主要是化学气相沉积(CVD)，首先，这种沉积方式的温度通常在570℃以上，要在很薄的衬底上沉积，会使得衬底发生弯曲，不利于后期加工；其次，反应的气体会到衬底的背面，发生反应并沉积成膜，形成所谓的绕镀，难以达到单面镀膜的需求；另外，CVD使用的化学特气会引起环境污染。而物理气相沉积(PVD)法，所需温度在250℃以下，可人为控制气化的粒子沿固定角度运动至衬底，有很好的单面性；同时整个反应都是物理过程，无尾气排放，是一种绿色技术。因此PVD法沉积多晶硅薄膜是钝化接触结构太阳电池的未来发展之路。

发明内容

[0004] 本发明的目的在于克服现有技术的不足，提供一种基于PVD技术制备钝化接触结构的方法。该方法能够很好地解决管式LPCVD带来的绕镀和不均匀问题，并彻底解决由绕镀造成的太阳电池EL和外观不良的问题，同时能够解决因绕镀的多晶硅层吸光造成的短路电流较低及不均匀引起的串联电阻增加问题。

[0005] 本发明的一种基于PVD技术制备钝化接触结构的方法，其技术方案为：包括以下步骤：

[0006] (1)、对硅片衬底的前后表面均进行清洗处理，以完成表面损伤层的去除及减反射金字塔的制备；

[0007] (2)、在步骤(1)处理后的硅片表面制备出双面p+掺杂区域或双面n+掺杂区域；

[0008] (3)、将步骤(2)处理后的含有双面p+掺杂区域或双面n+掺杂区域的硅片的背面置于溶液中进行刻蚀处理，以去除硅片的背面p+掺杂区域或n+掺杂区域，以在硅片的背面得

SEG Solar, EX1018, Page 177

到平缓的金字塔结构；

[0009] (4)、在步骤(3)处理后的硅片的双面p+掺杂区域或双面n+掺杂区域制备一层隧穿氧化层；

[0010] (5)采用PVD的方法在步骤(4)处理后的硅片的所述隧穿氧化层表面沉积一层掺杂的非晶硅薄膜；

[0011] (6)、将步骤(5)处理后的硅片置于反应腔内自然冷却至室温；

[0012] (7)、将步骤(6)冷却处理后的硅片进行快速热退火处理。

[0013] 本发明提供的一种基于PVD技术制备钝化接触结构的方法，还包括如下附属技术方案：

[0014] 其中，在步骤(1)中，选择磷掺杂的N型硅或硼掺杂的P型硅作为衬底；其中，N型硅和P型硅的电阻率范围均为0.5～6Ω·cm。

[0015] 其中，在步骤(2)中，在经过制绒处理的N型硅的两个表面进行p+掺杂区域的制备，或，在经过制绒处理的P型硅的两个表面进行n+掺杂区域的制备；其中，p+掺杂区域和n+掺杂区域的制备方法均包括旋涂法。

[0016] 其中，在步骤(3)中，将含有双面p+掺杂区域或双面n+掺杂区域的硅片的背面置于HF与HNO_3、以及H_2SO_4混合溶液中进行刻蚀处理，以去除硅片的背面p+掺杂区域或n+掺杂区域，以在硅片的背面得到平缓的金字塔结构。其中，在步骤(4)中，在硅片的背面制备隧穿氧化层制备隧穿氧化层的方法包括硝酸氧化法、高温热氧化法、或臭氧氧化法；其中，所述硝酸氧化法为采用质量分数为45～60％的硝酸溶液，在90～115℃的反应温度下，反应4～10min。

[0017] 其中，在步骤(5)中，采用PVD的方法在隧穿氧化层表面沉积掺杂的非晶硅薄膜的方法包括磁控溅射法或真空蒸镀法，其掺杂源包括硼掺杂或磷掺杂。

[0018] 其中，在步骤(5)中，所述磁控溅射法包括：在反应腔中先固定掺磷或掺硼的多晶硅靶材、再固定硅片，然后在氩气氛围中，调整反应气压为0.1～0.7Pa，反应温度为100～300℃，反应时间为10min～3h；所述的真空蒸镀法包括：在反应腔中固定硅片和掺磷或掺硼的蒸发源，然后在氩气氛围中，调整反应气压不小于1×10^{-6}Pa，硅片的衬底温度为100～300℃，沉积时间10min～6h。

[0019] 其中，在步骤(5)中，所述非晶硅薄膜中间和边缘厚度差不大于5nm。

[0020] 其中，在步骤(6)中，在真空条件下进行冷却，并使硅片从真空室取出至放入退火炉中的时间不得超过30min。

[0021] 其中，步骤(7)中，在进行快速热退火处理之前，需先将退火炉进行抽真空，然后充氮气作为保护气。

[0022] 本发明的实施包括以下技术效果：

[0023] 本发明的技术优点包括：(1)PVD方法沉积多晶硅薄膜，可实现单面成膜，无绕镀产生，较好地解决了目前钝化接触结构电池产业化过程中出现的EL和外观不良问题。同时也降低了因正面绕镀引起的多晶硅的寄生性吸收，从而提高短路电流密度；(2)成膜均匀，可降低金半接触区域的接触电阻，从而提高电池填充因子；(3)工艺过程简单，可降低电池制造成本，无绕度产生，无需专门进行去除绕镀工艺。(4)薄膜沉积所需温度较低，且无有害废物的排放。

SEG Solar, EX1018, Page 178

[0024] 因此，本发明的基于PVD技术制备钝化接触结构的方法能够很好地解决管式LPCVD带来的绕镀和不均匀问题，并彻底解决由绕镀造成的太阳电池EL和外观不良的问题，同时能够解决因绕镀的多晶硅层吸光造成的短路电流较低及不均匀引起的串联电阻增加问题。

附图说明

[0025] 图1为本发明实施例的一种基于PVD技术制备钝化接触结构的方法步骤(1)中制绒后的电池结构截面示意图。

[0026] 图2为本发明实施例的一种基于PVD技术制备钝化接触结构的方法步骤(2)中双面硼扩后的电池结构截面示意图。

[0027] 图3为本发明实施例的一种基于PVD技术制备钝化接触结构的方法步骤(3)中背面刻蚀后的电池结构截面示意图。

[0028] 图4为本发明实施例的一种基于PVD技术制备钝化接触结构的方法步骤(4)中沉积隧穿氧化层后的电池结构截面示意图。

[0029] 图5为对比例的一种基于PVD技术制备钝化接触结构的方法步骤(5)-步骤(8)中CVD方法沉积多晶硅的电池结构截面示意图。

[0030] 图6为本发明实施例的一种基于PVD技术制备钝化接触结构的方法(5)-步骤(8)中PVD方法沉积多晶硅薄膜的电池结构截面示意图。

[0031] 图7为本发明实施例的一种基于PVD技术制备钝化接触结构的方法步骤(9)中钝化后的电池结构示意图。

[0032] 图8为本发明实施例的一种基于PVD技术制备钝化接触结构的方法步骤(10)中金属化后的电池结构示意图。

[0033] 图9为本发明实施例的PVD法和对比例CVD法制备的钝化接触结构背面中心与边缘掺杂曲线对比示意图。

[0034] 图中，1-正面p+金属电极，2-正面SiNx钝化减反膜，3-正面Al_2O_3钝化膜，4-p+掺杂区域，5-N型硅基体，6-隧穿氧化层，7-背面n+掺杂区背面n+掺杂区，8-背面SiNx钝化膜，9-背面n+金属电极，10-正面绕镀。

具体实施方式

[0035] 下面结合实例对本发明进行详细的说明。

[0036] 具体实施例仅仅是对本发明的解释，并不是对本发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明的权利要求范围内都受到保护。

[0037] 对比例

[0038] 对比例提供的一种N型钝化接触结构太阳电池，从上往下包括正面p+金属电极1，正面SiNx钝化减反射膜2，正面Al_2O_3钝化膜3，p+掺杂区域4，N型硅基体5，隧穿氧化层6，背面n+掺杂区7，背面SiNx钝化膜8，背面n+金属电极9，正面绕镀10。

[0039] 对比例的N型钝化接触结构太阳电池的制备方法，包括以下步骤：

[0040] (1)、选择厚度150~170μm，电阻率0.3~2Ω·cm，尺寸156.75mm×156.75mm的N型硅5作为衬底进行双面制绒处理，结构如图1所示。

SEG Solar, EX1018, Page 179

[0041] (2)、在经过制绒处理后的N型硅表面采用三溴化硼作为硼源进行双面p+掺杂区域4的制备，扩散温度850～1000℃，时间50～80min，方阻80～100Ω/sqr，完成本步后的电池结构示意图如图2所示。

[0042] (3)、将经过双面硼扩散的N型硅，选择其中一面放入HF与HNO_3、以及H_2SO_4混合溶液中进行刻蚀处理，以去除背面p+掺杂区域4，得到刻蚀后平缓的金字塔表面，其中HF:HNO_3:H_2SO_4:H_2O=1:4:0.6:3，HF质量分数20%，刻蚀后电池结构示意图如图3所示。

[0043] (4)、采用高温热氧化的方法在经过刻蚀后的N型硅N型硅背面制备一层超薄隧穿氧化层6。具体地，在常压、纯氧、温度>1000℃条件下，反应10～20min，得到隧穿氧化层的厚度1～3nm，电池结构示意图如图4所示。

[0044] (5)、将步骤(4)处理后的N型硅N型硅放置于石英舟上，两片置于一个槽中，非多晶硅薄膜沉积面朝内相贴，沉积多晶硅薄膜的面朝外，将石英舟送入LPCVD管中，将管内抽真空至压力为7×10^{-3}Torr，温度升至600-700℃，通入SiH_4沉积10-40分钟后，再次抽真空，确认危险气体SiH_4抽干净后通入氮气至常压，沉积结束后，降温，在隧穿氧化形成一层非晶硅薄膜，取出N型硅；

[0045] (6)、采用离子注入设备将磷注入多晶硅层，剂量设定为$5E+15cm^{-3}$，牵引电压为10keV；

[0046] (7)、将步骤(6)处理后的N型硅置于H_2O_2和HCl混合溶液中清洗，去除离子注入过程中可能引入的金属杂质，再置于去离子水中清洗去除化学残留，最后烘干；

[0047] (8)、将步骤(7)处理后的N型硅置于石英舟中，靠传动装置送入退火炉中，升温至800-900℃，并以10-26L/min的速率通入氮气，同时以3L/min氧气，持续20分钟后，降温至700℃左右，从石英舟中取出后，冷却至常温，N型硅背面的n+掺杂区域7制备完成，如图5所示，此步骤完成后，N型硅正面会形成正面绕镀10。

[0048] 至此，采用CVD法制备钝化接触结构步骤已全部完成，为了更加详细说明实施例的实施效果。在对比例的钝化接触结构的基础上增加了步骤(9)和步骤(10)，最终以太阳电池结构的方式呈现实施例的实施效果。

[0049] (9)、对退火后的N型硅进行前后表面钝化处理，其中N型硅正面的p+掺杂区域4采用Al_2O_3钝化膜3和SiNx钝化减反射膜2双层的钝化结构，N型硅背面的n+掺杂区域7采用SiNx钝化膜8的单层钝化结构，电池结构示意图如图7所示。

[0050] (10)、在N型硅正面的p+掺杂区域4采用银铝浆印刷正面p+金属电极1，并高温烧结，在N型硅背面的n+掺杂区域7采用银浆印刷背面n+金属电极，并高温烧结。其中温度范围800～900℃，正背面细栅数设置为106根，此步骤完成后，电池结构示意图如图8所示。

[0051] 下面以具体的实施例对本发明的基于PVD技术制备钝化接触结构的方法和电池进行详细地介绍。

[0052] 实施例1

[0053] 本实施例的一种N型钝化接触结构太阳电池，如图8所示，从上往下包括正面p+金属电极1，正面SiNx钝化减反射膜2，正面Al_2O_3钝化膜3，p+掺杂区域4，n型硅基体5，隧穿氧化层6，背面n+掺杂区域7，背面SiNx钝化膜8，背面n+金属电极9。

[0054] 本实施例的一种N型钝化接触结构太阳电池的制备方法，包括以下步骤：

[0055] (1)、选择厚度150～170μm，电阻率0.3～2Ω·cm，尺寸156.75mm×156.75mm的N型

SEG Solar, EX1018, Page 180

硅5作为衬底进行双面制绒处理，完成本步骤之后的电池结构如图1所示。

[0056] (2)、在经过制绒处理后的N型硅表面采用三溴化硼作为硼源进行双面p+掺杂区域4的制备，扩散温度850～1000℃，时间50～80min，方阻80～100Ω/sqr，完成本步骤之后的电池结构如图2所示。

[0057] (3)、将经过双面硼扩散的N型硅，选择其中一面放入HF与HNO_3、以及H_2SO_4混合溶液中进行刻蚀处理，以去除背面p+掺杂区域4，得到刻蚀后平缓的金字塔表面，其中，HF:HNO_3:H_2SO_4:H_2O=1:4:0.6:3，HF质量分数20％，完成本步骤之后的电池结构如图3所示。

[0058] (4)、采用高温热氧化的方法在经过刻蚀后的N型硅背面制备一层超薄隧穿氧化层6。具体地，在常压、纯氧、温度>1000℃条件下，反应10～20min，得到隧穿氧化层6的厚度1～3nm，完成本步骤之后的电池结构如图4所示。

[0059] 需要说明的是，本步骤中还可以通过设置硝酸氧化法、或臭氧氧化法制备所述隧穿氧化层；其中，所述硝酸氧化法为采用质量分数为45～60％的硝酸溶液，在90～115℃的反应温度下，反应4～10min。

[0060] (5)、采用磁控溅射法制备多晶硅膜。首先在反应腔中固定掺磷的多晶硅靶材，其次固定经过步骤(4)处理后的N型硅，使N型硅和靶材之间距离为4～8cm，关闭腔门，抽真空。在氩气氛围中，调整反应气压为0.1～0.7Pa，流量30～45sccm，控制溅射温度100-300℃，功率100～250W，反应时间10min～3h。其中，所述非晶硅薄膜中间和边缘厚度差不大于5nm。

[0061] (6)、溅射结束后，调节氩气流量至0，关闭加热和功率，使N型硅在反应腔内的真空条件下自然冷却，冷却至室温后，N型硅出真空室至进入退火炉中的时间不得超过30min。

[0062] (7)、将冷却后的N型硅进行快速热退火处理，先将退火炉抽真空至10^{-4}pa以下，然后充氮气作为保护气。退火过程中退火炉的真空度500～950mbar，退火时间20～60min，退火温度800～900℃。

[0063] (8)、经过退火后的N型硅，原有的非晶结构被破坏，掺杂的磷原子被激活，形成晶粒尺寸较小，高质量细颗粒的掺磷的多晶硅薄膜，在太阳电池中称为背面n+掺杂区域7，如图6所示，此步骤完成后N型硅正面无绕镀产生。

[0064] 至此，采用PVD法制备钝化接触结构步骤已全部完成。为了更加详细说明实施例的实施效果，本实施例在钝化接触结构的基础上增加了步骤(9)和步骤(10)，最终以太阳电池结构的方式呈现实施例的实施效果。

[0065] (9)、对退火后的N型硅进行前后表面钝化处理，其中N型硅正面的p+掺杂区4域采用Al_2O_3钝化膜3和SiNx钝化减反射膜2的双层钝化结构，N型硅背面的n+掺杂区域采用SiNx钝化膜8的单层钝化结构。

[0066] (10)、N型硅正面的p+掺杂区域4采用银铝浆印刷正面p+金属电极1，并高温烧结，N型硅背面的n+掺杂区域7采用银浆印刷背面n+金属电极，并高温烧结。其中温度范围800～900℃，正背面细栅数均设置为106根。

[0067] 实施例2

[0068] 本实施例的一种N型钝化接触结构太阳电池，如图8所示，从上往下包括正面p+金属电极1，正面SiNx钝化减反射膜2，正面Al_2O_3钝化膜3，p+掺杂区域4，n型硅基体5，隧穿氧化层6，背面n+掺杂区域7，背面SiNx钝化膜8，背面n+金属电极9。

[0069] 本实施例的一种N型钝化接触结构太阳电池的制备方法，包括以下步骤：

SEG Solar, EX1018, Page 181

[0070] (1)、选择厚度150～170μm，电阻率0.3～2Ω·cm，尺寸156.75mm×156.75mm的N型硅5作为衬底进行双面制绒处理，完成本步骤之后的电池结构如图1所示。

[0071] (2)、在经过制绒处理后的N型硅表面采用三溴化硼作为硼源进行双面p+掺杂区域4的制备，扩散温度850～1000℃，时间50～80min，方阻80～100Ω/sqr，完成本步骤之后的电池结构如图2所示。

[0072] (3)、将经过双面硼扩散的N型硅，选择其中一面放入HF与HNO_3、以及H_2SO_4混合溶液中进行刻蚀处理，以去除背面p+掺杂区域4，得到刻蚀后平缓的金字塔表面，其中HF:HNO_3:H_2SO_4:H_2O=1:4:0.6:3，HF质量分数20%，完成本步骤之后的电池结构如图3所示。

[0073] (4)、采用高温热氧化的方法在经过刻蚀后的N型硅背面制备一层超薄隧穿氧化层6。具体地，在常压、纯氧、温度>1000℃条件下，反应10～20min，得到隧穿氧化层的厚度1～3nm，完成本步骤之后的电池结构如图4所示。

[0074] 需要说明的是，本步骤中还可以通过设置硝酸氧化法、或臭氧氧化法制备所述隧穿氧化层；其中，所述硝酸氧化法为采用质量分数为45～60%的硝酸溶液，在90～115℃的反应温度下，反应4～10min。

[0075] (5)、采用真空蒸镀法制备多晶硅膜。首先在反应腔中固定经过步骤(4)处理后N型硅和掺磷的蒸发源。关闭腔门，抽真空，在氩气氛围中，调整气压在1×10^{-6}Pa以下，加热电流100～150mA，蒸镀速率0.5～0.7nm/s，N型硅的衬底温度为35～50℃，沉积时间10min～6h。

[0076] (6)、蒸镀结束后，调节氩气流量和电流至0，关闭加热，使N型硅在反应腔内的真空条件下自然冷却。冷却至室温后快速破真空取N型硅进行下一个步骤处理。N型硅出真空室至进入退火炉中的时间不得超过30min。

[0077] (7)、将冷却后的N型硅进行快速热退火处理，先将退火炉抽真空至10^{-4}pa以下，然后充氮气作为保护气。退火过程中退火炉的真空度500～950mbar，退火时间20～60min，退火温度800～900℃。

[0078] (8)、经过退火后的N型硅，原有的非晶结构被破坏，掺杂的磷原子被激活，形成晶粒尺寸较小，高质量细颗粒的掺磷的多晶硅薄膜，在太阳电池中称为背面n+掺杂区域7，如图6所示，此步骤完成后，N型硅正面无绕镀产生。至此，采用PVD法制备钝化接触结构步骤已全部完成。

[0079] (9)、对退火后的N型硅进行前后表面钝化处理，其中N型硅正面的p+掺杂区域4采用Al_2O_3钝化膜3和SiNx钝化减反射膜2的双层钝化结构，N型硅背面的n+掺杂区域7采用SiNx钝化膜的单层钝化结构。

[0080] (10)、在N型硅正面的p+掺杂区域采用银铝浆印刷正面p+金属电极并高温烧结，背面N型硅背面的n+掺杂区域采用银浆印刷背面n+金属电极，并高温烧结。其中温度范围800～900℃，正背面细栅数都是106根。

[0081] 本发明实施例的技术优点主要体现在：较好地解决了目前主流的管式CVD法沉积多晶硅薄膜的绕镀及因成膜不均匀导致的接触电阻增加问题，可提高钝化接触结构太阳电池产业化过程中的外观良品率及电池效率。

[0082] 从图9可知，对比例中CVD法制备的背面n+掺杂区掺杂面边缘和中心点的ECV曲线相差较大，本发明实施例中PVD法得到的边缘和中心点的ECV曲线较为接近。因此，本发明中提供的PVD法可以改善CVD法制备的薄膜内均匀性较差的问题。

SEG Solar, EX1018, Page 182

[0083] 如下表1所示的电性能结果表明：由于PVD法较好地解决了因成膜不均匀导致接触电阻增加的问题，从而提高电池效率。

[0084] 表1

[0085]

分组	电流mA/cm2	开压mv	填充%	并联电阻	串联电阻	效率
实施例1	40.2	701.9	80.58	1329	0.0014	22.73
实施例2	40.13	702.3	80.55	1258	0.0013	22.7
对比例	40.02	697.3	80.32	1303	0.0015	22.41

[0086] 最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

SEG Solar, EX1018, Page 183




图1




图2




图3

SEG Solar, EX1018, Page 184




图4




图5

SEG Solar, EX1018, Page 185




图6




图7

SEG Solar, EX1018, Page 186




图8




图9

SEG Solar, EX1018, Page 187

Espacenet

Bibliographic data: CN112599615 (A) — 2021-04-02

N-type Topcon battery with double-sided aluminum paste electrode and preparation method of battery

Inventor(s): FENG MINGZHANG; HE SHENG; XU WEIZHI ± (丰明璋, ; 何胜, ; 徐伟智)

Applicant(s): ASTRONERGY SOLAR CO LTD; HAINING ASTRONERGY TECH CO LTD ± (浙江正泰太阳能科技有限公司, ; 海宁正泰新能源科技有限公司)

Classification: - international: ***H01L31/0224; H01L31/068; H01L31/18***
- cooperative: **H01L31/022425 (CN)**; **H01L31/022433 (CN)**; **H01L31/022441 (CN)**; **H01L31/068 (CN)**; **H01L31/1804 (CN)**; **H01L31/1868 (CN)**; Y02P70/50 (EP)


Application number: CN202110242438 20210305 Global Dossier

Priority number(s): CN202110242438 20210305

Also published as: CN112599615 (B) WO2022183603 (A1)

Abstract of CN112599615 (A)

The invention relates to the technical field of solar cells, discloses an N-type Topcon battery with a double-sided aluminum paste electrode and a preparation method of the battery, and aims at the problems of high electrode cost and low photoelectric conversion efficiency of the N-type Topcon battery. A front silver main grid and a front aluminum fine grid are arranged on the front surface of thebattery, and a back silver main grid and a back aluminum fine grid are arranged on the back surface. The preparation method of the battery comprises the steps of texturing, B diffusion, BSG removal,alkali polishing, back LPCVD deposition tunneling of an oxide layer and a polycrystalline silicon layer, back P diffusion, PSG removal, winding removal, deposition of the front AlOx layer and the SiNxHy layer, back SiNxHy deposition, front/back UV laser ablation and silk-screen printing. Aluminum paste is printed on the front face/the back face to obtain aluminum grid lines and sectional type silver main grids; and the aluminum paste



on the back surface replaces silver paste to form a good field passivation effect, so that the diffusion length of carriers is increased, the Voc of the battery is improved, and the manufacturing cost of the battery is reduced.

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号 CN 112599615 A
(43)申请公布日 2021.04.02

(21)申请号 202110242438.0

(22)申请日 2021.03.05

(71)申请人 浙江正泰太阳能科技有限公司
地址 310051 浙江省杭州市滨江区滨安路1335号
申请人 海宁正泰新能源科技有限公司

(72)发明人 丰明璋 何胜 徐伟智

(74)专利代理机构 杭州杭诚专利事务所有限公司 33109
代理人 尉伟敏

(51)Int.Cl.
H01L 31/0224(2006.01)
H01L 31/068(2012.01)
H01L 31/18(2006.01)


权利要求书1页 说明书14页 附图2页

(54)发明名称

一种具有双面铝浆电极的N型Topcon电池及其制备方法

(57)摘要

本发明涉及太阳能电池技术领域，针对N型Topcon电池电极成本高及光电转化效率低的问题，公开了提供一种具有双面铝浆电极的N型Topcon电池及其制备方法，电池正面设有正面银主栅和正面铝细栅，电池背面设有背面银主栅和背面铝细栅；上述电池的制备方法：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。本发明中正/背面采用铝浆印刷得到铝栅线和分段式银主栅；实现背面铝浆代替银浆，形成良好的场钝化效应，从而增加载流子的扩散长度，提升电池Voc，降低电池的制作成本。



CN 112599615 A

1.一种具有双面铝浆电极的N型Topcon电池的制备方法，其特征是，电池包括N型衬底(1)，N型衬底(1)正面由内向外依次设有P型掺杂区层(6)、AlO_x层(7)及SiN_xH_y层(8)，N型衬底(1)的背面由内向外依次设有隧穿氧化层(9)、N型掺杂多晶硅层(10)及SiN_xH_y层(8)，正面所述SiN_xH_y层(8)上设有正面银主栅(2)和正面铝细栅(3)，背面所述SiN_xH_y层(8)上设有背面银主栅(4)和背面铝细栅(5)；上述电池的制备方法为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。

2.根据权利要求1所述的制备方法，其特征是，包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积AlO_x层及SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积隧穿氧化层和多晶硅层，通过P扩散形成N型掺杂多晶硅层，PECVD沉积SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为106-122，宽度为25-40um，高度为10-25um；正面银主栅每段长度为2-8mm，宽0.1-2mm，高4-8um，根数为5-12；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极，背面铝细栅根数为110-160，宽度为40-160um，高度为10-25um；背面银主栅采用分段式设计，每段长度为2-8mm，宽0.1-2mm，高4-8um，根数为5-12。

3.根据权利要求2所述的制备方法，其特征是，步骤A中，正面AlO_x层厚度为2-15nm，SiN_xH_y层厚度为50-100nm；背面隧穿氧化层的厚度为1-8nm，N型掺杂多晶硅层厚度为100-200nm，SiN_xH_y膜厚度为50-100nm。

4.根据权利要求2所述的制备方法，其特征是，步骤B中，UV激光的光斑直径为10-30um；光斑间距为0-700um，正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致。

5.根据权利要求2所述的制备方法，其特征是，步骤D中，背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触。

6.按照权利要求1-5任一所述的制备方法制备得到的具有双面铝浆电极的N型Topcon电池，其特征是，正面银主栅(2)的厚度小于正面铝细栅(3)的厚度，正面银主栅(2)分布于正面铝细栅(3)中，背面银主栅(4)的厚度小于背面铝细栅(5)的厚度，背面银主栅(4)分布于背面铝细栅(5)中。

7.根据权利要求6所述的电池，其特征是，正面的所述AlO_x层(7)及SiN_xH_y层(8)上设有接触槽，背面的SiN_xH_y层(8)上设有接触槽。

8.根据权利要求7所述的电池，其特征是，正面铝细栅(3)穿过所述接触槽与AlO_x层(7)形成局部接触点(11)。

9.根据权利要求7所述的电池，其特征是，背面铝细栅(5)穿过所述接触槽与N型掺杂多晶硅层(10)形成局部接触点(11)。

SEG Solar, EX1018, Page 191

一种具有双面铝浆电极的N型Topcon电池及其制备方法

技术领域

[0001] 本发明涉及太阳能电池技术领域，尤其是涉及一种具有双面铝浆电极的N型Topcon电池及其制备方法。

背景技术

[0002] Topcon太阳能电池(隧穿氧化层钝化接触,Tunnel Oxide Passivated Contact)是一种使用超薄氧化层作为钝化层结构的太阳电池。其中,N型Topcon电池在结构上,基体为N型Si,正面通过B扩散的方式得到P+掺杂层,并在正面通过ALD或是PECVD的方式沉积对应的AlO_x/SiN_x钝化介质膜;在背面通过LPCVD的方式沉积隧穿氧化层和多晶硅,并通过原位P掺杂或是本征P扩散的方式得到N+掺杂层;正背面通常采用丝网印刷的方式得到对应的金属电极,正面使用银铝浆,背面使用银浆;一方面相比于P型PERC电池，N型Topcon电池背面采用银浆,虽然能保证较高的双面率,但同时增加了电池的制造成本,因此为了同时满足N型Topcon电池提效和降本的原则,背面应尽可能减少银浆的使用;另一方面也应尽可能降低电池正面银浆的使用,才能较PERC电池在成本和效率上占据绝对的优势。

[0003] 例如专利号CN202010483586.7,专利名称“一种N型Topcon太阳能电池的制作方法”，本发明涉及一种N型Topcon太阳能电池的制作方法,包括如下步骤:a、双面制绒:b、单面旋涂:c、单面氧化:在旋涂面形成一层含硼氧化硅层;d、形成重、轻掺杂区基底:使用掩模方式,在对应金属栅线位置形成保护重掺杂区的有机掩膜层;使用HF完全去除有机掩膜层覆盖区外的含硼氧化硅层及硼源,再去除有机掩膜层;e、完成重、轻掺杂:使用管式低压扩散法将旋涂的硼源完全推进硅基体中,形成重掺杂区;再进行整面通源沉积,形成轻掺杂区;最后进行高温氧化形成80-100nm厚度的BSG层;后按照正常后续工序进行。

[0004] 其不足之处在于,仅有银栅作为传输介质,电池的光电转化效率低。

发明内容

[0005] 本发明是为了克服N型Topcon电池电极成本高及光电转化效率低的问题,提供一种具有双面铝浆电极的N型Topcon电池及其制备方法,本发明中正/背面采用铝浆印刷得到铝栅线和分段式银主栅;通过调节浆料中的玻璃粉成分,使得浆料和掺杂N型掺杂多晶硅层之间只形成良好的欧姆接触,不形成BSF层,从而可以实现背面铝浆代替银浆,形成良好的场钝化效应,从而增加载流子的扩散长度,提升电池Voc,降低电池的制作成本。

[0006] 为了实现上述目的,本发明采用以下技术方案:

一种具有双面铝浆电极的N型Topcon电池的制备方法,电池包括N型衬底,N型衬底正面由内向外依次设有P型掺杂区层、AlO_x层及SiN_xH_y层,N型衬底的背面由内向外依次设有隧穿氧化层、N型掺杂多晶硅层及SiN_xH_y层,正面所述SiN_xH_y层上设有正面银主栅和正面铝细栅,背面所述SiN_xH_y层上设有背面银主栅和背面铝细栅;上述电池的制备方法为:制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。

SEG Solar, EX1018, Page 192

[0007] 本发明电池结构中正面分别采用铝浆和少量银浆制得铝细栅和分段银主栅，铝细栅通过将收集的电流汇集至银主栅，同时银主栅满足焊接要求；背面分别采用铝浆和少量银浆制得铝细栅和分段银主栅，铝细栅通过将收集的电流汇集至银主栅，同时银主栅满足焊接要求；该方法一方面可以降低正背面银浆耗量，从而降低成本；另外一方面可以通过减少激光损伤，正表面形成前表面场，降低金属复合等方式提升电池Voc，电池效率优于双面银浆的电池效率。

[0008] 作为优选，包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积AlO_x层及SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积隧穿氧化层和多晶硅层，通过P扩散形成N型掺杂多晶硅层，PECVD沉积SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为106-122，宽度为25-40um，高度为10-25um；正面银主栅每段长度为2-8mm，宽0.1-2mm，高4-8um，根数为5-12；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极，背面铝细栅根数为110-160，宽度为40-160um，高度为10-25um；背面银主栅采用分段式设计，每段长度为2-8mm，宽0.1-2mm，高4-8um，根数为5-12。

[0009] 相关现有技术中为了降低背面金属化的成本，当下部分研究者采用P型PERC电池背面金属化方式，即在背面通过激光消融的方式部分去除钝化介质膜，然后印刷铝浆，经过烧结形成具有欧姆接触的金属电极；该方式采用当下的绿光激光器消融会产生较大的激光光斑和边缘火山口，对钝化介质膜的损伤过大，导致钝化效果降低，影响电池的Voc，从而降低电池效。

[0010] 与现有制备工艺相比，本发明的正面通过UV激光消融去除部分AlO_x层及SiN_xH_y层钝化膜且不损坏PN结、背面通过UV激光部分去除SiN_xH_y层钝化膜，且不损坏N型掺杂多晶硅层；本发明的正/背面金属电极的好处在于：(1)采用UV激光消融去除正表面部分AlO_x层及SiN_xH_y层钝化膜，较绿光激光器消融，光斑直径小，且边缘几乎没有烧蚀火山口，最大限度的降低对钝化介质膜和电池PN结区的损伤；(2)采用UV激光消融去除背表面部分SiN_xH_y层钝化膜，较绿光激光器消融，光斑直径小，边缘几乎没有烧蚀火山口，最大限度的降低其对钝化介质膜的损伤，并且能精准控制能量的释放，保证N型掺杂多晶硅层不被损坏；(3)采用该方法制作正/背面金属电极，可以保证效率和双面银浆金属电极相当，但制作成本大幅度降。

[0011] 作为优选，步骤A中，正面AlO_x层厚度为2-15nm，SiN_xH_y层厚度为50-100nm；背面隧穿氧化层的厚度为1-8nm，N型掺杂多晶硅层厚度为100-200nm，SiN_xH_y膜厚度为50-100nm。

[0012] 正面AlO_x和SiN_xH_y 增加正表面钝化效果和降低正表面反射率，背面隧穿氧化层为载流子选择性钝化，N性掺杂多晶硅主要是为了降低和背面电极的接触电阻，背面SiN_xH_y增加背表面钝化效果。设置该厚度范围是因为不同的膜层厚度需要同时兼具光学和电学的平衡，使得光电转换效率最大化。

SEG Solar, EX1018, Page 193

[0013] 作为优选，其特征是，步骤B中，UV激光的光斑直径为10-30um；光斑间距为0-700um，正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致。

[0014] 为了保证能够充分并及时收集和传输载流子，正/反面消融去膜深度必须与钝化膜层的厚度一致，这样才能保证正面铝细栅与P型掺杂区层充分接触、背面铝细栅与N型掺杂多晶硅层充分接触，使得电池的光电转化效率进一步提高。

[0015] 作为优选，步骤D中，背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触，不会形成BSF层。

[0016] 铝细栅只和N型掺杂多晶硅层形成欧姆接触，铝浆不会继续穿透掺杂多晶硅层进入Si基体形成二次掺杂，所以不会形成BSF层。

[0017] 所述的制备方法制备得到的具有双面铝浆电极的N型Topcon电池，正面银主栅的厚度小于正面铝细栅的厚度，正面银主栅分布于正面铝细栅中，背面银主栅的厚度小于背面铝细栅的厚度，背面银主栅分布于背面铝细栅中。

[0018] 因为是先印刷银主栅，再印刷铝细栅，两者需要一个重叠部分才能将铝细栅收集的载流子汇集至银主栅，在高度上银主栅要低于铝细栅，该设计不会影响银主栅的焊接效果，进而提高载流子的流动效率，而且就电池的表面结构来说，避免了银主栅焊接结构的外凸，表面结构也更加平整，整个电池体积小巧，节省安装空间。

[0019] 作为优选，正面的所述AlO_x层及SiN_xH_y层上设有接触槽，背面的SiN_xH_y层上设有接触槽。

[0020] 作为优选，正面铝细栅穿过所述接触槽与AlO_x层形成局部接触点。

[0021] 作为优选，背面铝细栅穿过所述接触槽与N型掺杂多晶硅层形成局部接触点。

[0022] 通常，N型Topcon电池的背面金属电极直接采用银浆印刷制得，正面金属电极采用银铝浆印刷制的，相较于P型PERC电池制作成本高，效率优势无法凸显，即无法显著降低太阳能电池每瓦的制造成本，当下部分研究者针对N型Topcon电池正面银浆的使用问题，为了降低正面银浆的使用，先是印刷铝细栅，后再铝细栅上叠印银细栅；该方法虽然一定程度上降低了正面银浆的耗量，降低了电池的制作成本，但是为了满足上层银浆的烧结条件，烧结温度过高导致下层铝浆横向和纵向的拓展性增强，电池前表面的钝化效果降低，且遮光面积增加，导致电池效率无法达到预期的目标；因此，电池正面先是经过UV激光消融去除表面部分AlO_x层及SiN_xH_y层钝化膜，然后分别采用铝浆和少量银浆印刷得到细栅线和分段式银主栅；电池背面同样是先经过UV激光消融去除表面部分SiN_xH_y层，因为通过激光基准控制不损坏N型掺杂多晶硅层，然后分别采用铝浆和少量银浆印刷得到细栅线和分段式银主栅，本发明的电池结构具有以下优势：(1)正面直接采用铝浆印刷得到铝栅线，一方面可以在正表面形成N型掺杂多晶硅层，形成良好的场钝化效应，从而增加载流子的扩散长度，提升电池Voc；另一方面可以大幅度的降低正面电极的制作成本；(2)背面直接采用铝浆印刷得到铝栅线，通过调节浆料中的玻璃粉成分，使得浆料和掺杂N型掺杂多晶硅层之间只形成良好的欧姆接触，不形成BSF层，从而可以实现背面铝浆代替银浆，降低背面的电极制作成本；(3)正/背面采用铝浆进行电极的制作，避免Si的深能级杂质Ag的进入造成过大的金属复合，即$J_{0,metal}$过大，从而提升电池Voc和电池转化效率低。

[0023] 因此，本发明具有如下有益效果：

SEG Solar, EX1018, Page 194

(1)通过在电池结构中正/背面采用铝浆和少量银浆制得铝细栅和分段银主栅，铝细栅通过将收集的电流汇集至银主栅，同时银主栅满足焊接要求；

(2)加工过程中采用UV激光消融去除正表面部分AlO_x层及SiN_xH_y层钝化膜，较绿光激光器消融，光斑直径小，且边缘几乎没有烧蚀火山口，最大限度的降低对钝化介质膜和电池PN结区的损伤，降低对电池表面涂层的损伤；

(3)该电池结构一方面可以降低正背面银浆耗量，从而降低成本；另外一方面可以通过减少激光损伤，正表面形成前表面场，降低金属复合等方式提升电池Voc，电池效率优于双面银浆的电池效率。

附图说明

[0024] 图1是本发明的电池结构示意图。

[0025] 图2是本发明的电池正面栅线结构示意图。

[0026] 图3是本发明的电池背面栅线结构示意图。

[0027] 图中：1、N型衬底；2、正面银主栅；3、正面铝细栅；4、背面银主栅；5、背面铝细栅；6、P型掺杂区层；7、AlO_x层；8、SiN_xH_y层；9、隧穿氧化层；10、N型掺杂多晶硅层；11、局部接触点。

具体实施方式

[0028] 下面结合具体实施方式对本发明做进一步的描述。

[0029] 总实施例

如图1-3所示，一种具有双面铝浆电极的N型Topcon电池，包括N型衬底1，N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8，N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8，正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3，背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0030] 正面银主栅2的厚度小于正面铝细栅3的厚度，正面银主栅2分布于正面铝细栅3中，背面银主栅4的厚度小于背面铝细栅5的厚度，背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽，背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0031] 所述的具有双面铝浆电极的N型Topcon电池的制备方法，制备流程为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积厚度为2-15nm的 AlO_x层及厚度为50-100nm的厚度为50-100nm的SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积厚度为1-8mm的隧穿氧化层，通过LPCVD和P扩散形成厚度为100-200nm的N型掺杂多晶硅层，PECVD沉积厚度为50-100nm 的SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；UV激光的光斑直径为10-30um；光

SEG Solar, EX1018, Page 195

斑间距为0-700um，正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为106-122，宽度为25-40um，高度为10-25um；正面银主栅每段长度为2-8mm，宽0.1-2mm，高4-8um，根数为5-12；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极，背面铝细栅根数为110-160，宽度为40-160um，高度为10-25um；背面银主栅采用分段式设计，每段长度为2-8mm，宽0.1-2mm，高4-8um，根数为5-12；背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触，不会形成BSF层。

[0032] 实施例1

一种具有双面铝浆电极的N型Topcon电池，包括N型衬底1，N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8，N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8，正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3，背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0033] 正面银主栅2的厚度小于正面铝细栅3的厚度，正面银主栅2分布于正面铝细栅3中，背面银主栅4的厚度小于背面铝细栅5的厚度，背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽，背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0034] 所述的具有双面铝浆电极的N型Topcon电池的制备方法，制备流程为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积厚度为8nm的 AlO_x层及厚度为80nm的SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积厚度为2nm的隧穿氧化层，通过LPCVD和P扩散形成厚度为150nm的N型掺杂多晶硅层，PECVD沉积厚度为75nmSiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；UV激光的光斑直径为20um；光斑间距为350um，正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为112，宽度为32um，高度为18um；正面银主栅每段长度为5mm，宽1mm，高6um，根数为8；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极，背面铝细栅根数为135，宽度为100um，高度为18um；背面银主栅采用分段式设计，每段长度为5mm，宽1mm，高5um，根数为8；背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触，不会形成BSF层。

SEG Solar, EX1018, Page 196

[0035] 实施例2

一种具有双面铝浆电极的N型Topcon电池，包括N型衬底1，N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8，N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8，正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3，背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0036] 正面银主栅2的厚度小于正面铝细栅3的厚度，正面银主栅2分布于正面铝细栅3中，背面银主栅4的厚度小于背面铝细栅5的厚度，背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽，背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0037] 所述的具有双面铝浆电极的N型Topcon电池的制备方法，制备流程为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积厚度为15nm的 AlO_x层及厚度为50nm 的厚度为100nm的SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积厚度为1nm的隧穿氧化层，通过LPCVD和P扩散形成厚度为200nm的N型掺杂多晶硅层，PECVD沉积厚度为100nm 的SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；UV激光的光斑直径为10um；光斑间距为700um，正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为106，宽度为40um，高度为10um；正面银主栅每段长度为8mm，宽0.1mm，高8um，根数为5；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极，背面铝细栅根数为110，宽度为160um，高度为10um；背面银主栅采用分段式设计，每段长度为8mm，宽0.1mm，高8um，根数为5；背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触，不会形成BSF层。

[0038] 实施例3

一种具有双面铝浆电极的N型Topcon电池，包括N型衬底1，N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8，N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8，正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3，背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0039] 正面银主栅2的厚度小于正面铝细栅3的厚度，正面银主栅2分布于正面铝细栅3中，背面银主栅4的厚度小于背面铝细栅5的厚度，背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽，背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶

SEG Solar, EX1018, Page 197

硅层10形成局部接触点11。

[0040] 所述的具有双面铝浆电极的N型Topcon电池的制备方法，制备流程为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积厚度为2nm的 AlO_x层及厚度为50nm的SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积厚度为8nm的隧穿氧化，通过LPCVD和P扩散形成厚度为100nm的N型掺杂多晶硅层，PECVD沉积厚度为60nm的SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；UV激光的光斑直径为30um；光斑间距为0um，正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为122，宽度为25um，高度为25um；正面银主栅每段长度为2mm，宽2mm，高4um，根数为12；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极，背面铝细栅根数为160，宽度为40um，高度为10um；背面银主栅采用分段式设计，每段长度为8mm，宽0.1mm，高8um，根数为12；背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触，不会形成BSF层。

[0041] 实施例4

一种具有双面铝浆电极的N型Topcon电池，包括N型衬底1，N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8，N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8，正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3，背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0042] 正面银主栅2的厚度小于正面铝细栅3的厚度，正面银主栅2分布于正面铝细栅3中，背面银主栅4的厚度小于背面铝细栅5的厚度，背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽，背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0043] 所述的具有双面铝浆电极的N型Topcon电池的制备方法，制备流程为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积厚度为4nm的 AlO_x层及厚度为60nm的SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积厚度为2nm的隧穿氧化层，通过LPCVD和P扩散形成厚度为120nm的N型掺杂多晶硅层，PECVD沉积厚度为80nm的SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电

SEG Solar, EX1018, Page 198

池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜;UV激光的光斑直径为25um;光斑间距为100um,正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致,背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致;

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极,正面银主栅采用分段式设计,正面银主栅分布于铝细栅线中,正面铝细栅根数为112,宽度为30um,高度为20um;正面银主栅每段长度为4mm,宽0.5mm,高5um,根数为7;

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极,背面铝细栅根数为125,宽度为55um,高度为15um;背面银主栅采用分段式设计,每段长度为4mm,宽0.8mm,高5um,根数为7;背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触,不会形成BSF层。

[0044] 实施例5

一种具有双面铝浆电极的N型Topcon电池,包括N型衬底1,N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8,N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8,正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3,背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0045] 正面银主栅2的厚度小于正面铝细栅3的厚度,正面银主栅2分布于正面铝细栅3中,背面银主栅4的厚度小于背面铝细栅5的厚度,背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽,背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0046] 所述的具有双面铝浆电极的N型Topcon电池的制备方法,制备流程为:制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤:

A、金属化前的N型双面电池制备,采用N型单晶硅片为基底,N型硅片的正面依次通过B扩散形成P型掺杂区层,PECVD的方式沉积厚度为12nm的 AlO_x层及厚度为90nm的SiN_xH_y层,在N型硅片的背面依次通过LPCVD的方式沉积厚度为3nm的隧穿氧化层,通过LPCVD和P扩散形成厚度为180nm的N型掺杂多晶硅层,PECVD沉积厚度为90nm的SiN_xH_y层;

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜;在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜;UV激光的光斑直径为15um;光斑间距为650um,正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致,背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致;

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极,正面银主栅采用分段式设计,正面银主栅分布于铝细栅线中,正面铝细栅根数为120,宽度为35um,高度为22um;正面银主栅每段长度为6mm,宽1.6mm,高6.5um,根数为10;

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极,背面铝细栅根数为150,宽度为150um,高度为15um;背面银主栅采用分段式设计,每段长度为6.5mm,宽1.8mm,高6um,根数为10;背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触,不会形成BSF层。

SEG Solar, EX1018, Page 199

[0047] 对比例1(与实施例1的区别在于,正/反面均未设有铝栅线。)

一种具有双面铝浆电极的N型Topcon电池,包括N型衬底1,N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8,N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8,正面所述SiN_xH_y层8上设有正面银主栅2,背面所述SiN_xH_y层8上设有背面银主栅4。

[0048] 所述的具有双面铝浆电极的N型Topcon电池的制备方法,制备流程为:制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤:

A、金属化前的N型双面电池制备,采用N型单晶硅片为基底,N型硅片的正面依次通过B扩散形成P型掺杂区层,PECVD的方式沉积厚度为8nm的 AlO_x层及厚度为80nm的SiN_xH_y层,在N型硅片的背面依次通过LPCVD的方式沉积厚度为4nm的隧穿氧化层,通过LPCVD和P扩散形成厚度为150nm的N型掺杂多晶硅层,PECVD沉积厚度为75nm 的SiN_xH_y层;

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜;在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜;

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极,正面银主栅采用分段式设计;正面银主栅每段长度为5mm,宽1mm,高6um,根数为8;

D、在电池的背面银主栅采用分段式设计,每段长度为5mm,宽1mm,高5um,根数为8。

[0049] 对比例2(与实施例1的区别在于,未在电池正面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜;也未在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜。)

一种具有双面铝浆电极的N型Topcon电池,包括N型衬底1,N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8,N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8,正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3,背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0050] 正面银主栅2的厚度小于正面铝细栅3的厚度,正面银主栅2分布于正面铝细栅3中,背面银主栅4的厚度小于背面铝细栅5的厚度,背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽,背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0051] 所述的具有双面铝浆电极的N型Topcon电池的制备方法,制备流程为:制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→丝网印刷。包括如下具体制备步骤:

A、金属化前的N型双面电池制备,采用N型单晶硅片为基底,N型硅片的正面依次通过B扩散形成P型掺杂区层,PECVD的方式沉积厚度为8nm的 AlO_x层及厚度为80nm的SiN_xH_y层,在N型硅片的背面依次通过LPCVD的方式沉积厚度为4nm的隧穿氧化层,通过LPCVD和P扩散形成厚度为150nm的N型掺杂多晶硅层,PECVD沉积厚度为75nm 的SiN_xH_y层;

C、正面银主栅采用分段式设计,正面银主栅分布于铝细栅线中,正面铝细栅根数

SEG Solar, EX1018, Page 200

为112，宽度为32um，高度为18um；正面银主栅每段长度为5mm，宽1mm，高6um，根数为8；

D、背面铝细栅根数为135，宽度为100um，高度为18um；背面银主栅采用分段式设计，每段长度为5mm，宽1mm，高5um，根数为8。

[0052] 对比例3(与实施例1的区别在于，仅在电池正面使用UV激光消融去除部分SiN_xH_y层钝化介质膜。)

一种具有双面铝浆电极的N型Topcon电池，包括N型衬底1，N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8，N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8，正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3，背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0053] 正面银主栅2的厚度小于正面铝细栅3的厚度，正面银主栅2分布于正面铝细栅3中，背面银主栅4的厚度小于背面铝细栅5的厚度，背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽，背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0054] 所述的具有双面铝浆电极的N型Topcon电池的制备方法，制备流程为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积厚度为8nm的 AlO_x层及厚度为80nm的SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积厚度为4nm的隧穿氧化层，通过LPCVD和P扩散形成厚度为150nm的N型掺杂多晶硅层，PECVD沉积厚度为75nm的SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；UV激光的光斑直径为20um；光斑间距为350um，正面消融去膜深度与SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为112，宽度为32um，高度为18um；正面银主栅每段长度为5mm，宽1mm，高6um，根数为8；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极，背面铝细栅根数为135，宽度为100um，高度为18um；背面银主栅采用分段式设计，每段长度为5mm，宽1mm，高5um，根数为8；背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触，不会形成BSF层。

[0055] 对比例4(与实施例1的区别在于，将UV激光替换成绿光激光。)

一种具有双面铝浆电极的N型Topcon电池，包括N型衬底1，N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8，N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8，正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3，背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0056] 正面银主栅2的厚度小于正面铝细栅3的厚度，正面银主栅2分布于正面铝细栅3

SEG Solar, EX1018, Page 201

中，背面银主栅4的厚度小于背面铝细栅5的厚度，背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽，背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0057] 所述的具有双面铝浆电极的N型Topcon电池的制备方法，制备流程为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面绿光激光消融→丝网印刷。包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积厚度为8nm的 AlO_x层及厚度为80nm的SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积厚度为4nm的隧穿氧化层，通过LPCVD和P扩散形成厚度为150nm的N型掺杂多晶硅层，PECVD沉积厚度为75nm 的SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电池的背面使用绿光激光消融去除部分SiN_xH_y层钝化介质膜；绿光激光的光斑直径为20um；光斑间距为350um，正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为112，宽度为32um，高度为18um；正面银主栅每段长度为5mm，宽1mm，高6um，根数为8；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极，背面铝细栅根数为135，宽度为100um，高度为18um；背面银主栅采用分段式设计，每段长度为5mm，宽1mm，高5um，根数为8；背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触，不会形成BSF层。

[0058] 对比例5(与实施例1的区别在于，正面铝细栅根数过少仅为60。)

一种具有双面铝浆电极的N型Topcon电池，包括N型衬底1，N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8，N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8，正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3，背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0059] 正面银主栅2的厚度小于正面铝细栅3的厚度，正面银主栅2分布于正面铝细栅3中，背面银主栅4的厚度小于背面铝细栅5的厚度，背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽，背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0060] 所述的具有双面铝浆电极的N型Topcon电池的制备方法，制备流程为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积厚度为8nm的 AlO_x层及厚度为80nm的SiN_xH_y

SEG Solar, EX1018, Page 202

层，在N型硅片的背面依次通过LPCVD的方式沉积厚度为4nm的隧穿氧化层，通过LPCVD和P扩散形成厚度为150nm的N型掺杂多晶硅层，PECVD沉积厚度为75nm 的SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；UV激光的光斑直径为20um；光斑间距为350um，正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为60，宽度为32um，高度为18um；正面银主栅每段长度为5mm，宽1mm，高6um，根数为8；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电极，背面铝细栅根数为135，宽度为100um，高度为18um；背面银主栅采用分段式设计，每段长度为5mm，宽1mm，高5um，根数为8；背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触，不会形成BSF层。

[0061] 对比例6(与实施例1的区别在于，正面铝细栅根数过多为140。)

一种具有双面铝浆电极的N型Topcon电池，包括N型衬底1，N型衬底1正面由内向外依次设有P型掺杂区层6、AlO_x层7及SiN_xH_y层8，N型衬底1的背面由内向外依次设有隧穿氧化层9、N型掺杂多晶硅层10及SiN_xH_y层8，正面所述SiN_xH_y层8上设有正面银主栅2和正面铝细栅3，背面所述SiN_xH_y层8上设有背面银主栅4和背面铝细栅5。

[0062] 正面银主栅2的厚度小于正面铝细栅3的厚度，正面银主栅2分布于正面铝细栅3中，背面银主栅4的厚度小于背面铝细栅5的厚度，背面银主栅4分布于背面铝细栅5中。正面的所述AlO_x层7及SiN_xH_y层8上设有接触槽，背面的SiN_xH_y层8上设有接触槽。正面铝细栅3穿过所述接触槽与AlO_x层7形成局部接触点11。背面铝细栅5穿过所述接触槽与N型掺杂多晶硅层10形成局部接触点11。

[0063] 所述的具有双面铝浆电极的N型Topcon电池的制备方法，制备流程为：制绒→B扩散→去BSG→碱抛光→背面LPCVD沉积隧穿氧化层和N型掺杂多晶硅层→背面P扩散→去PSG→去绕镀→正面AlO_x层和SiN_xH_y层沉积→背面SiN_xH_y沉积→正/背面UV激光消融→丝网印刷。包括如下具体制备步骤：

A、金属化前的N型双面电池制备，采用N型单晶硅片为基底，N型硅片的正面依次通过B扩散形成P型掺杂区层，PECVD的方式沉积厚度为8nm的 AlO_x层及厚度为80nm的SiN_xH_y层，在N型硅片的背面依次通过LPCVD的方式沉积厚度为4nm的隧穿氧化层，通过LPCVD和P扩散形成厚度为150nm的N型掺杂多晶硅层，PECVD沉积厚度为75nm 的SiN_xH_y层；

B、在电池的正表面使用UV激光消融去除部分AlO_x层及SiN_xH_y层钝化介质膜；在电池的背面使用UV激光消融去除部分SiN_xH_y层钝化介质膜；UV激光的光斑直径为20um；光斑间距为350um，正面消融去膜深度与AlO_x层及SiN_xH_y层厚度一致，背面消融去膜深度与背面SiN_xH_y层钝化介质膜的厚度一致；

C、在电池的正表面使用铝浆印刷烧结形成局部接触点H型正面铝细栅线电极，正面银主栅采用分段式设计，正面银主栅分布于铝细栅线中，正面铝细栅根数为140，宽度为32um，高度为18um；正面银主栅每段长度为5mm，宽1mm，高6um，根数为8；

D、在电池的背面使用弱烧穿型铝浆印刷烧结形成局部接触点H型背面铝细栅线电

SEG Solar, EX1018, Page 203

极，背面铝细栅根数为135，宽度为100um，高度为18um；背面银主栅采用分段式设计，每段长度为5mm，宽1mm，高5um，根数为8；背面烧结形成的铝细栅和N型掺杂多晶硅层形成欧姆接触，不会形成BSF层。

[0064] 表1各项目与具有双面铝浆电极的N型Topcon电池的各性能参数

性能 项目	电池效率相对值	开路电压相对值	电流密度相对值	填充因子相对值
实施例1	23.61	705	40.55	82.60
实施例2	23.23	720	41.22	78.30
实施例3	23.54	696	40.50	83.54
实施例4	23.42	702	40.40	82.60
实施例5	23.37	700	40.45	82.55
对比例1	23.45	695	40.85	82.60
对比例2	23.29	698	40.30	82.80
对比例3	23.42	701	40.40	82.70
对比例4	23.13	692	40.35	82.85
对比例5	23.04	710	41.50	78.20
对比例6	23.26	690	40.10	84.10

结论分析：综合实施例1-5的结果可以看出，只有采用本发明的结构所制备出来的N型Topcon电池结构才具有较高的电池效率与电流密度，具有较高的太阳光转化效率，极大降低太阳光的折损率，同时极大节约的电池的制造成本。

[0065] 对比例1与实施例1的区别在于，正背面未设有铝栅线，而是用银栅线，银栅线遮光比例较低，因此电流密度增加；但同时金属复合增加，开路电压明显降低，相应的性能相对实施例1有所下降。

[0066] 对比例2与实施例1的区别在于，正背面未使用UV激光进行开膜，铝浆需要通过自身的玻璃体进行腐蚀，对钝化膜的损伤过大，开路电压和电流密度均降低，相应的性能相对实施例1有所下降。

[0067] 对比例3与实施例1的区别在于，仅在正面使用UV激光进行开膜，背面的铝浆需要通过自身的玻璃体进行腐蚀，对背面钝化膜损伤过大，开路电压和电流密度均降低，相应的性能相对实施例1有所下降。

[0068] 对比例4与实施例1的区别在于，浆UV激光替换成绿激光，绿光激光具有更强的穿透力以及烧蚀过程会对膜层产生更大的热影响区，开路电压和电流密度下降明显，相应的性能相对实施例1下降。

[0069] 对比例5与实施例1的区别在于，正面铝栅线的根数过少仅为60根，填充因子下降明显，相应的性能相对实施例1下降。

[0070] 对比例6与实施例1的区别在于，正面铝栅线的根数过多为140根，电流密度和开路电压明显下降，虽然填充因子提升明显，但最终相应的性能相对实施例1下降。

[0071] 由实施例1-5以及比较例1-6的数据可知，只有在本发明权利要求范围内的方案，才能够在各方面均能满足上述要求，得出最优化的方案，得到最优的性能的具有双面铝浆电极的N型Topcon电池。而对于各沉积层的替换/加减，或者制备顺序的改变，均会带来相应的负面影响。

SEG Solar, EX1018, Page 204

[0072] 本发明中所用原料、设备，若无特别说明，均为本领域的常用原料、设备；本发明中所用方法，若无特别说明，均为本领域的常规方法。

[0073] 以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效变换，均仍属于本发明技术方案的保护范围。

SEG Solar, EX1018, Page 205




图1




图2

SEG Solar, EX1018, Page 206




图3

SEG Solar, EX1018, Page 207

(19) [Publication country] JP
(12) [Kind of official gazette] A
(11) [Publication number] 06061515
(43) [Date of publication of application] 19940304
(54) [Title of the invention] SOLAR CELL AND MANUFACTURE THEREOF
(51) [International Patent Classification 5th Edition]
H01L 31/04
[FI]
H01L 31/04 M 7376-4M
H 7376-4M

(21) [Application number] 04361560
(22) [Filing date] 19921228
(31) [Application number of the priority] 91 4143083
91 4143084
(32) [Priority date] 19911227
19911227
(33) [Priority claim country] DE
DE
(31) [Application number of the priority] 91 4143083
91 4143084
(32) [Priority date] 19911227
19911227
(33) [Priority claim country] DE
DE
(71) [Applicant]
[Name] HEZEL RUDOLF

(72) [Inventor]
[Full name] HEZEL RUDOLF

(19)日本国特許庁（ＪＰ）　(12) **公開特許公報**（Ａ）　(11)特許出願公開番号

特開平6－61515

(43)公開日　平成６年(1994)３月４日

(51)Int.Cl.[5]	識別記号	庁内整理番号	ＦＩ	技術表示箇所
Ｈ０１Ｌ　31/04				
		7376－4M	Ｈ０１Ｌ　31/ 04	M
		7376－4M		H

審査請求　未請求　請求項の数34(全 24 頁)

(21)出願番号　特願平4－361560

(22)出願日　平成４年(1992)12月28日

(31)優先権主張番号　Ｐ４１４３０８３．２
(32)優先日　1991年12月27日
(33)優先権主張国　ドイツ（ＤＥ）
(31)優先権主張番号　Ｐ４１４３０８４．０
(32)優先日　1991年12月27日
(33)優先権主張国　ドイツ（ＤＥ）


(71)出願人　593022515
ルドルフ・ヘツェル
ＲＵＤＯＬＦ　ＨＥＺＥＬ
ドイツ連邦共和国、デー　－　8000　ミュンヘン　60、ホーフハイマー・シュトラーセ　12
(72)発明者　ルドルフ・ヘツェル
ドイツ連邦共和国、デー　－　8000　ミュンヘン　60、ホーフハイマー・シュトラーセ　12
(74)代理人　弁理士　鈴江　武彦

(54)【発明の名称】　太陽電池及びその製造方法

(57)【要約】

【目的】　簡単な手段で効率のよい太陽電池を製造することを目的とする。

【構成】　隆起領域（２４，２６，２８）を有する少なくとも１つの半導体基板を具備し、この基板上にキャリアを伝達するための導電性コンタクト（２０）が設けられ、かつこの基板は、少なくとも導電性コンタクトの間においてパッシベーション材料で覆われていることを特徴とする太陽電池。



SEG Solar, EX1018, Page 209

1

【特許請求の範囲】

【請求項１】　入射する放射線エネルギーにより荷電キャリアが発生する半導体基板（１２，１１０，１２６，１４６，１６０，２１２，２３８）と、荷電キャリアを導く導電性コンタクト（２０，４０，４２，４４，１００，１０２，１１４，１２０，１５６，１６４，２１８，２３０，２５４）とを具備する太陽電池の製造方法において、

半導体基板の少なくとも一方の面に隆起領域（２４，２６，２８，１１６，１１８，１３６，１３８，１４８，１５０，１６８，２２０，２２２，２２４，２４０，２４２，２７４）を設ける工程、

前記隆起領域を形成した後に、前記半導体基板を完全に又はほぼ完全にパッシベーション層（１６，９８，１３４，１５８，１６２，２４６，２６０）で覆う工程、

前記隆起領域上に存在するパッシベーション材料の少なくとも一部を除去する工程、及び前記導電性コンタクトを形成する材料を、少なくとも露出した前記隆起領域上及び隆起領域から延びる側面上のパッシベーション材料上に間接的又は直接的に配置する工程を具備し、

前記隆起領域（２４，２６，２８，１１６，１１８，１３６，１３８，１４８，１５０，１６８，２２０，２２２，２２４，２４０，２４２，２７４）は、前記半導体材料の機械的除去又はエッチング除去によりマスクすることなく形成され、少なくとも前記パッシベーション材料は、プラトー領域（３５，３７，３９，１４０）が形成され、その自由上面から側面（３４，３６，３８）が延び、そこで半導体材料が露出するように、前記隆起領域から除去されることを特徴とする太陽電池（１０，４６，５８，８０，８２，９４，１０８，１２４，１４４，２１０，２３６，２５８）の製造方法。

【請求項２】　前記導電性コンタクト（２０，４０，４２，４４，１００，１０２，１１４，１２０，１５６，１６４，２１８，２３０，２５４）は、特別のマスクを用いることなく前記隆起領域の前記プラトー領域上、及び側面の少なくとも１つの上に堆積される請求項１に記載の方法。

【請求項３】　前記パッシベーション材料の局部的除去は、イオンボンバードメント及び／又はイオンエッチング、レーザエッチング、又はプラズマエッチングのようなエッチングにより、機械的に及び／又は化学ー機械的に達成される請求項１に記載の方法。

【請求項４】　半導体材料が前記パッシベーション材料とともに除去される請求項１に記載の方法。

【請求項５】　前記隆起領域（２４，２６，２８，１１６，１１８，１３６，１３８，１４８，１５０，１６８，２２０，２２２，２２４，２４０，２４２，２７４）はストリップ状に設計され、前記導電性コンタクト（２０，４０，４２，４４，１００，１０２，１１４，１２０，１５６，１６４，２１８，２３０，２５４）を

2

形成する材料は、すべての又は殆どすべての隆起領域上に堆積され、前記プラトー領域（３５，３７，３９，１４０）の幅は、パッシベーション層（１６，９８，１３４，１５８，１６２，２４６，２７６）の厚さの倍より大きい請求項１に記載の方法。

【請求項６】　パッシベーション材料及び必要ならば半導体基板材料は、大表面上の必要な程度に、かつ実質的に同時に、少なくとも幾つかの隆起領域（２４，２６，２８，１１６，１１８，１３６，１３８，１４８，１５０，１６８，２２０，２２２，２２４，２４０，２４２，２７４）から除去される請求項１に記載の方法。

【請求項７】　前記導電性コンタクト（２０，４０，４２，４４，１００，１０２，１１４，１２０，１５６，１６４，２１８，２３０，２５４）を形成する材料は、真空中で、前記隆起領域（２４，２６，２８，２７４）のプラトー領域（３５，３７，３９，１４０）により形成される面に関し、９０°＞α＞０°、好ましくは３０°＞α＞１°の角度で堆積される請求項１に記載の方法。

【請求項８】　前記導電性コンタクト（２０，４０，４２，４４，１００，１０２，１１４，１２０，１５６，１６４，２１８，２３０，２５４）を形成する材料は、無電流メタライゼーションにより電解的に堆積される請求項１に記載の方法。

【請求項９】　前記隆起領域（２４，２６，２８，１１６，１１８，１３６，１３８，１４８，１５０，１６８，２２０，２２２，２２４，２４０，２４２，２７４）は、例えば、前記半導体材料又は支持体に関し平行に配置されかつ動く鋸歯又はワイヤによる、又は長のこ盤による、半導体材料又はそれを具備する支持体の除去により形成される請求項１に記載の方法。

【請求項１０】　前記パッシベーション層（１６，９８，１３４，１５８，１６２，２４６，２６０，２７６）は、更に適用される又は形成される層、特に導電性コンタクトを形成する材料、又は前記半導体基板内のドープト表面層の拡散又はイオン注入のためのマスクとして使用される請求項１に記載の方法。

【請求項１１】　材料（１２，１１０，１２６，１４６，１６０，２１２，２３８，２６８）、特に半導体材料又は半導体材料のための支持体材料の加工方法、特に平行又は実質的に平行な隆起領域（２４，２６，２８，２７４）の形成方法であって、前記材料（１２，１１０，１２６，１４６，１６０，２１２，２３８，２６８）は、相互に平行又はほぼ平行であり、加工される材料に対し移動する機械的加工要素により加工される方法。

【請求項１２】　加工要素としてワイヤ、鋸歯又は長のこ盤が使用される請求項１１に記載の方法。

【請求項１３】　入射する放射線エネルギーにより荷電キャリアが発生し、この荷電キャリアは電場により分離

可能であり、導電性コンタクト（２０，４０，４２，４４，１００，１０２，１１４，１２０，１５６，１６４，２１８，２３０，２５４，２５７）を介して伝導し得るような半導体基板（１２，１１０，１２６，１４６，１６０，２１２，２３８）を具備し、この半導体基板の少なくとも一方の面には、荷電キャリアを伝導する導電性コンタクトを具備する側面（３４，３６，３８）を有する有する隆起領域（２４，２６，２８，１１６，１１８，１３６，１３８，１４８，１５０，１６８，２２０，２２２，２２４，２４０，２４２，２７４）が形成され、前記半導体基板は、少なくとも前記コンタクト間の領域にパッシベーション層（１６，９８，１３４，１５８，１６２，２４６，２６０，２７６）を形成するパッシベーション材料で覆われており、これが、必要ならば半導体材料が取り除かれた前記隆起領域の先端領域にコンタクトが配置され、側面に沿ったパッシベーション材料上の少なくともある領域において延びている太陽電池（１０，４６，５８，８０，８２，９４，１０８，１２４，１４４，２１０，２３６，２５８）であって、前記隆起領域（２４，２６，２８，１１６，１１８，１３６，１３８，１４８，１５０，１６８，２２０，２２２，２２４，２４０，２４２，２７４）にある前記パッシベーション層（１６，９８，１３４，１５８，１６２，２４６，２６０，２７６）は、プラトー状領域（３５，３７，３９，１４０）の少なくともある部分に存在し、そのプラトー状領域から前記側面（３４，３６，３８）が延び、かつプラトー状領域には半導体基板又はその上に配置された層が設けられ、前記導電性コンタクト（２０，４０，４２，４４，１００，１０２，１１４，１２０，１５６，１６４，２１８，２３０，２５４，２５７）は、前記プラトー状領域（３５，３７，３９，１４０）上を、そこから延びる少なくとも１つの側面に沿って延びている太陽電池。

【請求項１４】　前記隆起領域（２４，２６，２８）の側面（３４，３６，３８）は、少なくともある領域において凹状に形成されている請求項１３に記載の太陽電池。

【請求項１５】　露出する半導体材料に沿った前記コンタクト（２０）は、前記側面に沿ったよりも低い横断領域を有する請求項１３に記載の太陽電池。

【請求項１６】　前記隆起領域（２４，２６，２８）は、平行か又はほぼ平行であり、好ましくは縦溝（ｆｌｕｔｅ）状の溝により区画されている請求項１３に記載の太陽電池。

【請求項１７】　前記隆起領域（２４，２６，２８，１１６，１１８，１３６，１３８，１４８，１５０，１６８，２２０，２２２，２２４，２４０，２４２，２７４）は、半導体基板面から突出する、ピラミッド又は切頭ピラミッド、円錐又は切頭円錐、又は円柱により形成されている請求項１３に記載の太陽電池。

【請求項１８】　前記太陽電池は、その前面及び裏面に、相互に平行な隆起領域又は溝領域を有し、前記裏面の隆起領域又は溝領域は、前面とは異なるパターンを有し、対向面の前記隆起領域又は溝領域は、好ましくは相互に垂直又はほぼ垂直である請求項１３に記載の太陽電池。

【請求項１９】　前記隆起領域（８２）及び／又はそれらの間を走る縦溝（ｆｌｕｔｅ）状溝領域は、それらの底部領域上で織ったように作られている請求項１３に記載の太陽電池。

【請求項２０】　ストリップ状隆起領域（２４，２６）間の間隔は、３０μｍ＜ａ＜２０００μｍ、好ましくは５０μｍ＜ａ＜３００μｍである請求項１３に記載の太陽電池。

【請求項２１】　前記隆起領域（２４，２６，２８）間の縦溝（ｆｌｕｔｅ）状溝領域（３０，３２）は、２５μｍ＜ｔ＜２００μｍの深さを有する請求項１３に記載の太陽電池。

【請求項２２】　前記溝領域（３０，３２）の深さに関連した前記隆起領域（２４，２６，２８）の間隔は、１０＜ａ／ｔ＜１．５である請求項１３に記載の太陽電池。

【請求項２３】　入射する放射線エネルギーにより荷電キャリアが発生し、この荷電キャリアは、前記半導体基板の一方に配置され、それぞれ少数及び多数キャリアを回収する第１及び第２のコンタクト（２１８，２３０）により伝導し得るものである半導体基板（２１８，２３８）を有し、前記第１及び第２のコンタクト（２１８，２３０）は、隆起領域（２２０，２２２，２２４）を有する半導体基板上に配置され、第１及び第２のコンタクトは、あらかじめパッシベーション材料で覆われ、次いでそれを取り除かれた隆起領域の部分上、又は絶縁層（２１４）上、又は前記半導体材料の表面ドープ層上の少なくともある領域に配置されている太陽電池（２１０，２３６）。

【請求項２４】　前記隆起領域（２２０，２２２，２２４）は、半導体基板面から突出する、ピラミッド、円錐又は円柱形を有し、ストリップ状に配置され、平行か又はほぼ平行な縦溝（ｆｌｕｔｅ）状の溝により区画されている請求項２３に記載の太陽電池。

【請求項２５】　前記第１のコンタクトはオーミックコンタクト（２１８）であり、前記第２のコンタクトはＭＩＳコンタクト（２３０）であり、オーミックコンタクト（２１８）と隣接するＭＩＳコンタクトとの間隔は、２つの隣接するＭＩＳコンタクトの間のそれよりも短い請求項２３に記載の太陽電池。

【請求項２６】　ＭＩＳコンタクト（２３０）とオーミックコンタクト（２１８）との間の間隔は、２つの連続したＭＩＳコンタクト間の間隔のほぼ半分である請求項２５に記載の太陽電池。

SEG Solar, EX1018, Page 211

【請求項２７】　前記第１及び第２のコンタクトの、前記半導体基板に平行な外部自由面は、単一面又はほぼ単一面にある請求項２３に記載の太陽電池。

【請求項２８】　入射する放射線エネルギーにより荷電キャリアが発生し、この荷電キャリアは、前記半導体基板の一方に配置され、それぞれ少数及び多数キャリアを回収する第１及び第２のコンタクト（２１８，２３０）により伝導し得るものである半導体基板（２１８，２３８）を有し、それによって形成された前記第１の導電性コンタクト又は領域（２５４）は、前記第２の導電性コンタクト（２５７）間の表面領域の全面又はほぼ全面上に延びており、前記第１及び第２の導電性コンタクトは、種々のレベルのそれらの自由外面をもって走っている太陽電池（２３６，２５８）。

【請求項２９】　それによって形成された前記領域（２５４）の前記第１のコンタクト及び前記第２のコンタクト（２５７）は、前記太陽電池（２３６）の裏面の平面図において、閉鎖した又はほぼ閉鎖した面を形成する請求項２８に記載の太陽電池。

【請求項３０】　前記第１の導電性コンタクトは、ＭＩＳコンタクト（２５４）であり、前記第２の導電性コンタクトは、オーミックコンタクト（２５７）であり、それらは順に前記半導体基板の隆起領域に配置されている請求項２８に記載の太陽電池。

【請求項３１】　パッシベーション層（２４６）が前記オーミックコンタクト（２５７）を覆う請求項２９に記載の太陽電池。

【請求項３２】　前記オーミックコンタクト（２５７）が、少なくとも部分的にパッシベーション層（２４６）を覆う金属層（２４８）により囲まれている請求項３０に記載の太陽電池。

【請求項３３】　半導体材料は単結晶、多結晶又はアモルファスであり、元素又は化合物半導体である請求項１３に記載の太陽電池。

【請求項３４】　入射する放射線エネルギーにより荷電キャリアが発生し、この荷電キャリアは、電場により分離可能であり、導電性前面及び後面コンタクトにより導電性伝導し得るものである半導体材料を具備し、前記裏面コンタクトはキャリア基板の隆起領域（２７４）により形成され、前記キャリア基板は前記隆起領域の領域において除去されたパッシベーション層（２７６）により覆われており、半導体材料は前記パッシベーション層及び前記露出する隆起領域上を延びている太陽電池（２６６）。

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入射する放射線エネルギーにより荷電キャリアが発生する半導体基板と、荷電キャリアを導く導電性コンタクトとを具備する太陽電池の製造方法であって、半導体基板の少なくとも一方の面に隆起領域を設ける工程、前記隆起領域を形成した後に、前記半導体基板を完全に又はほぼ完全にパッシベーション層で覆う工程、前記隆起領域上に存在するパッシベーション材料の少なくとも一部を除去する工程、及び前記導電性コンタクトを形成する材料を、少なくとも露出した前記隆起領域上及び隆起領域から延びる側面上のパッシベーション材料上に間接的又は直接的に配置する工程を具備する太陽電池の製造方法に関する。

【０００２】本発明は、更に、入射する放射線エネルギーにより荷電キャリアが発生し、この荷電キャリアは電場により分離可能であり、導電性コンタクトを介して伝導し得るような半導体基板を具備し、この半導体基板の少なくとも一方の面には、荷電キャリアを伝導する導電性コンタクトを具備する側面を有する有する隆起領域が形成され、前記半導体基板は、少なくとも前記コンタクト間の領域にパッシベーション層を形成するパッシベーション材料で覆われており、これが、必要ならば半導体材料が取り除かれた前記隆起領域の先端領域にコンタクトが配置され、側面に沿ったパッシベーション材料上の少なくともある領域において延びている太陽電池に関する。

【０００３】最後に本発明は、入射する放射線エネルギーにより荷電キャリアが発生し、この荷電キャリアは、前記半導体基板の一方に配置され、それぞれ少数及び多数キャリアを回収する第１及び第２のコンタクトにより伝導し得るものである半導体基板を有する太陽電池に関する。

【０００４】

【従来の技術】光起電力太陽電池に高効率を達成するための基本的な主要な条件は、適切な表面構造及びコンタクト配置による光の最適な捕捉に加え、結局、出来るだけ低い接触面積及び半導体の活性領域における優れた表面パッシベーションである。結果として、短絡電流、及び一逆飽和電流の低下による一太陽電池の無付加電圧及び充填率が増加する。ドープトｐｎ接合により作られたシリコン太陽電池の、現在の実験室における最も高い効率（２４%付近）は、複雑なフォトリソグラフィーにより形成した表面基板により、及び熱二酸化硅素層による高温パッシベーションにより達成されている。この熱二酸化硅素層には、荷電キャリアの伝導に必要な金属コンタクトのためのフォトリソグラフィー及びエッチングにより、非常に小さい孔が設けられている（Ｍ．Ａ．Ｇｒｅｅｎ，Ｓ，Ｒ．Ｗｅｎｈａｍ，Ｊ．Ｚｏｌｐｅｒ及びＡ．Ｗ．Ｂｌａｋｅｒｓ，第２１回ＩＥＥＥ光起電力専門家会議、第２０７頁、１９９０）。コンタクト領域における二重拡散は、逆飽和電流を更に減少させるのに役立つ。しかし、恐らく、複雑な製造プロセスは、地球上の太陽電池の安価な大量生産への可能性を制限するであろう。

【０００５】文献（Ｒ．Ｈｅｚｅｌ，Ｗ．Ｈｏｆｆｍａ

ｎｎ及びK．Ｊａｅｇｅｒ，第１０回欧州光起電力太陽エネルギー会議、第５１１頁、リスボン１９９１）では、高効率を達成しつつ製造コストの減少に導く顕著なＭＩＳ反転層太陽電池が記載されている。生じたｐｎ接合により、簡単な低温プロセスによる製造が達成され、従って、２面性の（両側において感光性を示す）ものを含むとりわけ非常に薄いものに適切である。太陽電池の効率を更に増加させるために、コンタクト面積の減少に加え、表面パッシベーションの大幅な改良もまた必要である。

【０００６】シリコンの表面パッシベーション、従ってその効率も、４５０℃付近におけるプラズマ窒化硅素層の堆積により増加さあせることが可能である（W．Ｂａｕｃｈ及びR．Ｈｅｚｅｌ，第１９回Ｅ．Ｃ．光起電力太陽エネルギー会議、第３９０頁、フライバーグ１９８９）。しかし、このことは、パッシベーション層に孔を形成するために、及びコンタクトグリッドの定義のため、２つのフォトリソグラフィー工程を必要とし、これらのプロセスは安価な大量生産及び大きなセル領域に対する大きな困難性をもってのみ実現可能である。

【０００７】ＩＥＥＥ電子デバイスレター第１１巻、ＮＯ．１、１９９０年、ニューヨーク第６－８頁、Ａ．Ｃｕｅｖａｓら、から、フォトリソグラフィー手段により温度が達成される点接触コンセントレーター太陽電池が知られている。この太陽電池の表面は、多くの隆起領域を有しており、その幾つかのみが前面コンタクトを形成するための伝導性材料によりある領域において覆われている。導電性材料は、その場所で露出し、Ｖ型断面を有する半導体材料の領域上、及びパッシベーション層としての酸化物層上を延びている。導電性材料は、隆起領域の両側面に沿って延びている。フォトリソグラフィー工程のため、適切な電池の製造は非常に複雑であり、多くの理由の中の高い製造コストを考慮すると、広範な商業的用途に不適切である。

【０００８】ストリップ状の前面コンタクトを有する太陽電池は、第１９回ＩＥＥＥ光起電力専門家会議、１９９０年、５月４日、ニューオーリンズ、ルイジアナ、米国、第１４２４－１４２９頁、Ｄ．Ｂ．Ｂｉｃｋｌｅｒら、から知られている。コンタクトは、ある領域において酸化物層により覆われている半導体基体のプラトー状領域上に独占的に延びている。この構造を得るために、多数のフォトリソグラフィープロセス工程が必要である。

【０００９】上に記載した太陽電池は、複雑なマスキング、調整、及びエッチング技術を必要とする。

【００１０】エッチング方法及びマスキング技術は、応用物理レター、第５５巻、Ｎｏ．１３、１９８９年９月２５日、ニューヨーク、ＵＳＡ、第１３６３－１３６５頁、Ｓ．Ｗ．Ｂｌａｋｅｒｓら、から知られている。そこでは、前面コンタクトが孔を有する酸化物層上にインラインに配置されている。

【００１１】異方性エッチングによるＭＩＳ太陽電池の前面の形成は、もまた知られている（第５回国際光起電力科学及び工学会議、１９９０年１１月２６日、京都、日本、第７０１－７０４頁、Ｒ．Ｈｅｚｅｌら）。

【００１２】第５回国際光起電力科学及び工学会議、１９９０年１１月２６日、京都、日本、第５３３－５３６頁、Ｈ．Ｉｔｏｈら、から知られている太陽電池では、Ｓｉ太陽電池基板があらかじめ形成されたガラス支持体に適用される。

【００１３】応用物理レター、第４１巻、Ｎｏ．７、１９８２年１０月１日、ニューヨーク、ＵＳＡ、第６４９－６５１頁、Ｐ．Ｇ．Ｂｏｒｄｅｎらでは、エッチング及びフォトリソグラフィーにより形成された前面コンタクトがＣＶＤ酸化物層を覆っているＳｉ太陽電池が記載されている。

【００１４】第１４回ＩＥＥＥ光起電力専門家会議、１９８０年、１月７日、サンジエゴ、カルフォルニア、米国、第７８３－７８５頁、Ｔ．Ｇ．スパークスらによると、異方性エッチングにより太陽電池の表面構造が形成され、プラズマエッチング及び機械的マスクにより、その上に前面コンタクトが堆積される。

【００１５】

【発明が解決しようとする課題】本発明に存在する１つの問題は、簡単な技術により、必要ならば大表面の、特に非常に簡単な加工方法を用いて、高温及び特に低温プロセスの双方により、非常に効率のよい太陽電池を製造することである。元素半導体及び化合物半導体、表面配向した単結晶型、任意の粒径及び配向を有する多結晶型、アモルファス状態、自己保持性（厚い）形態、及び異なる基板上の薄膜半導体のようなすべての半導体についての適用性が可能でなければならない。

【００１６】本発明に存在する他の問題は、特に大面積の非集中系で有利に使用可能である太陽電池の一方の側に、第１及び第２のコンタクトを容易に達成する配列を提供することである。このことは、拡散により形成されたｐｎ接合に基づき、及び金属による又は表面絶縁体電荷による電場の誘導に基づき可能でなければならない。加えて、裏面ダブルコンタクトグリッド構造を通る入射光が利用されなければならず、結局、両側から照射され、両側において少数荷電キャリアを回収する簡単な太陽電池が提供されなければならない。後者は、周囲の散乱光の最良の利用のため、及び光で発生する荷電キャリアの非常に効果的な回収のために、特に少数荷電キャリアの減少した拡散長さを伴う安価な半導体基板が利用可能であるときに、使用される。

【００１７】

【課題を解決するための手段】上記問題は、隆起領域が、半導体材料の機械的除去又はエッチング除去によりマスクすることなく形成され、少なくともパッシベーシ

ョン材料が、プラトー領域が形成され、その自由上面から側面が延び、そこで半導体材料が露出するように、隆起領域から除去されるプロセスにより実質的に解決される。

【００１８】導電性コンタクトを形成する材料は、特別のマスクを用いることなく隆起領域のプラトー領域上に、及び導電性コンタクトを形成する材料を具備するそれぞれの隆起領域の少なくとも１つの側面上に堆積されるのが好ましい。

【００１９】更に、最初に課された問題は、隆起の領域にあるパッシベーション層が、少なくともある領域にプラトー状領域を有し、そこから側面が延び、そこでは半導体材料又はそこに配置された層が露出していること、及び導電性コンタクトを形成する材料がプラトー状領域上及びそこから延びる少なくとも１つの側面にそって延びることを特徴とする太陽電池によっても解決される。

【００２０】他の問題に対する解決は、半導体基板の一方の面に配置され、それぞれ少数キャリア又は多数キャリアを収集する第１及び第２のコンタクトにより伝導し得る入射放射エネルギーによって荷電キャリアが発生する半導体基板を有する太陽電池を提供する。この場合、前記コンタクトは、第１及び第２のコンタクトが隆起領域を有する半導体基板上に配置され、あらかじめパッシベーション材料で覆われ、次いで直接絶縁層（２１４）上又は半導体材料の表面ドープト層のこの材料が除去された隆起領域の部分上の少なくともある領域に配置されていることを特徴とする。

【００２１】一方、対応する太陽電池は、これらのコンタクトにより形成された導電性コンタクト又は領域が、第２の導電性コンタクト間の表面領域の全表面又はほぼ全表面上を延び、第１及び第２の電気的コンタクトはその高さが異なる半導体基板の領域上を走ることを特徴とする。

【００２２】第１及び第２の導電性コンタクトは、好ましくはコーミックコンタクト及びＭＩＳコンタクトである。

【００２３】サブクレーム及び発明の完全な記述の双方において、発明の実施態様が詳細化される。

【００２４】本発明の理論によると、半導体との非常に小さい接触面積を有する内部連結フィンガー系、大きな導電体断面、及び低いオブスキュレーションが、複雑なマスク技術なしに、好ましくは自己調整により即ちマスクなしに生じ、太陽電池の全面及び／又は裏面上の少数又は多数キャリアのために使用され得る。

【００２５】本発明の概念の更に実質的な特徴は、コンタクトグリッドを形成するコンタクト間の活性表面が、半導体の表面再結合速度を最小にし、反射防止層の２倍とする透明層により覆われることである。この層は、コンタクトの製造前に、従って温度及びプロセスの時間に関し何ら制限なく、最適なパッシベーション特性を達成するために堆積される。使用可能な層の選択は、それによって制限されない。可能な層は、熱酸化硅素膜と呼ばれ、高温（シリコンの場合に＞５００℃、好ましくは＞７００℃）で形成された、これまで高効率太陽電池に使用されてきた膜である。しかし、窒化硅素、酸窒化硅素、酸化アルミニウムのような層も化学的気相堆積法（ＣＶＤ）、好ましくはプラズマ促進されたＣＶＤのような他の方法により、半導体上に設けることが可能である。その膜に含まれるか又は堆積中に発生した高度に活性な水素の好ましい効果が、半導体の表面及び容積パッシベーションのために利用されるはずである。

【００２６】半導体の表面付近のパッシベーション層内の電荷の導入もまた、パッシベーションのために有利であり、その結果、電荷の符号に応じて反転又は蓄積が半導体内に生ずる（電荷により生じたパッシベーション）。低温において出来るだけ低い表面準位密度を達成するためには、水素及び正の絶縁体電荷の導入を利用して、３００～５００℃でのプラズマ促進によりテンパー又は堆積された窒化硅素が、非常に有利であることが証明された。

【００２７】本発明の基本的なコンセプトは、平行溝の構造を有する半導体表面を提供することである。この場合、個々の溝は、上昇した、可能ならば先端が尖った半導体領域ー隆起領域により、相互に分離されている。パッシベーション層は、好ましくは上述の方法により形成された半導体の全表面上に形成される。この層は、均一な厚さをもって、全表面を覆う。コンタクト領域を露出させるためには、好ましくは上方に傾斜した半導体リッジー隆起領域の最小限の除去をもって、良好な絶縁性のパッシベーション層が除かれる。コンタクトフィンガー構造を形成するコンタクトは、次いで、適切なメタラアイゼーションプロセスにより選択的に堆積される。半導体領域のサイズは、パッシベーション層から自由であり、そのため、実際のコンタクト領域は、好ましくは底部に向かって広がるリッジの場合に溝を形成する時、選択された間隔の溝に加え、除去の深さにより簡単に設定することが出来る。

【００２８】上述の公知例と比較し、それぞれの隆起領域上にコンタクトが堆積される。

【００２９】隆起領域間に機械的に生成された溝は、好ましくは２５ないし２００μｍの深さ（溝の底部を隆起領域の頂部との間隔）を有する。隆起領域同士の間隔は、３０ないし２０００μｍが好ましく、特に５０ないし３００μｍがよい。隆起領域間の間隔が溝領域の深さの１．５ないし１０倍の時に、特に良好な結果が得られる。

【００３０】本発明の理論によると、パッシベーション層の簡単な選択的な除去及びその後の金属コンタクトフィンガーの選択的な適用の可能性があるだけでなく、溝または類似の凹部領域の形の、上述の表面構造により、

半導体による光の捕捉が大幅に改良される。

【００３１】メタライゼーションプロセスとして、高真空傾斜蒸着のような自己調整法を有利に使用することが出来る。これは、リッジの一方の側には比較的厚く延ばされた金属層、平らな表面コンタクト領域上には低い蒸着角のため薄く狭い金属層の堆積が、マスク及び調整なしに可能である。結果として、目的とする半導体と金属との小さい接触表面が、大きな金属断面で達成され、また、非常に急な側面を考慮して金属フィンガーによる低い光のオブスキュレーションもまた、溝内に反射され、そのため非常に良好に利用される。

【００３２】傾斜蒸着では、それぞれの隆起領域は、次の隆起領域の側面を暗くする。しかし、蒸着の入射角は、好ましくは入射角が、隆起領域の自由上面により形成された平面内で、３０ないし１°となるように選択される。傾斜蒸着は、一方において隆起領域の切頭プラトー状上面に延び、他方において側面の一方上を延びる側面の非対称コンタクトを形成させ、その内側には、半導体材料またはその上の層またはそこから形成された層が露出する。

【００３３】隆起領域のプラトー状領域の幅は、半導体基板の表面を覆うパッシベーション層の厚さの２倍より常に大きい。しかし、プラトー状領域の幅は、２００ｎｍないし１０μｍであるのが好ましい。

【００３４】従って、電流を伝えるためのコンタクトフィンガアーのような導電性コンタクトのより大きい部分は、本発明によると、半導体上にはなく、絶縁パッシベーション層上にあり、そのため、逆飽和電流の増加には寄与しない。

【００３５】真空傾斜蒸着に加えて、他の方法により、自己調整及びマスキングなしにメタライゼーションを達成することが可能である。側面の横方向に位置するパッシベーション層によりマスキングが自動的に達成されるので、電解金属体積又は無電流メタライゼーション（無電極メッキ法）が特に適切である。最初、絶縁領域上には金属は堆積されず、そのため、金属は露出する水平リッジ領域上に優先して位置し、そして最後に横方向への成長により、パッシベートされた急な側面の両側上に部分的に位置し、そのため、マッシュルームの形となる。この自己調整メタライゼーション法は、拡散又はイオン注入されたコンタクト領域又は合金化によりドープされたコンタクト領域に特に適切である。

【００３６】導電性コンタクトを形成するための、更に非常に適切な自己調整法は、パッシベーション層の除去後の加工面を、導電性ペースト又は金属浴に選択的に浸漬することを含む。この場合、浸漬深さに応じて、自由半導体面を有するリッジの頂部だけでなく、パッシベートされた側面領域もまた、金属で覆われる。従って、それぞれの金属フィンガー断面は、浸漬深さ、浴の粘度等により決定され、実質的に光のアブスキュレーシャに影響を与えることなく広い領域において変化し得る。ここでもまた、傾斜蒸着と同様に、しかしリッジの両面上での、溝内への光の反射が生じ、そのため非常に有利な光の捕捉が達成される。＂スピンオン＂法を用いて、金属ペーストを、リッジの頂部の一方の側及び平らな水平リッジ領域に選択的に適用することも可能である。

【００３７】隆起した中間領域を有する溝構造は、何らマスクキングすることなく、大きな領域に適用可能な機械的方法により、経済的にかつ好ましく形成され得る（機械的溝形成）。大きな表面に適用可能な方法、例えば１つ又はそれ以上の平行鋸歯（ソーダイシング）、適切に構成された道具を有するミリング、又は長のこ盤（マルチブレードソーイング）もまた適切である。後者は、多くの平行金属ストリップを有する系を含み、その鋸刃断面は、（角型、丸型、コーナー部丸型等）の任意の計上を有し得る。様々な金属ブレードの配置及びその構造は、様々な溝の遮断を有する所定の溝パターンの生成を可能とする。この型の構造は、例えば太陽電池における電流の主要な導電体（ブスバー）の取付けのために重要である。

【００３８】少ない切断による損傷及び他の利点のため、平行ワイヤを用いるソーイング（マルチワイヤソーイング）は、表面の加工に特に適切である。この方法は、近年、半導体ブロックを薄いウエハにうまく切断するために導入された。適切なスラリーの選択もまた重要である。適切なワイヤ径及びワイヤ間隔が用いられるとき、種々の幅、深さ及び間隔の、即ち種々の接触面積幅を有する丸められた溝が、簡単に、かつ大面積上に形成され得る。しかし、溝は、矩形断面を有するもの、非常に急な側面と平らな底を有するもの、丸められたコーナーを有するもの、楕円断面を有するもの、又は頂点まで傾斜しているものであってもよい。末端ワイヤ溝が形成された、平行ワイヤにより加工は、先端がダイヤモンドのワイヤ及び研磨材が液状スラリーである平ワイヤの双方を用いて達成され得る。

【００３９】しかし、本発明による表面加工のコンセプトは、太陽電池のための半導体材料に限られるものではない。このコンセプトは、相互に平行に又は実質的に平行に走り、そのため溝の間に隆起領域を提供する溝を形成するための材料を加工するために適用可能である。この目的に対し、この材料は、相互に平行に又は実質的に平行に走り、加工される材料に相対的に移動する機械的加工要素により加工される。既にのべたように、加工要素は、ワイヤ、鋸歯、及び長のこ盤が好ましい。平行な部分を形成するために適当に位置する単一ワイヤを幾つかのワイの代わりに用いることが出来ることはいうまでもない。

【００４０】この方法を用いる可能性は、ガラスを加工する光学的産業に特に存在する。光の反射を減少させるために、特に溝の底部、そして必要ならば壁、少なくと

も幾つかの領域は、付加的に特に加工されている。この場合、好ましくはある結晶レベルを除去するエッチャントを用いる方法が、例としてのみ示されている。（１００）配向面の半導体表面が利用されるとき、非加工の平らな側面（溝内への光の反射、特に側面が部分的に金属でカバーされている）及び加工された溝の底部をこの方法を用いて有利に得ることが可能である。狭い水平コンタクト領域もまた有利に加工され、その結果として、以下に示すところに従って点接触が生成される。

【００４１】好ましくは本発明によるパッシベーション層の大表面の除去、及び必要ならば、後のコンタクト領域を形成する非常に狭い隆起領域における半導体の一部の除去が、他の方法に加えて機械的な方法により特に有利に達成され得る。均一なラッピング、ミリング、研磨、及びブラッシング隆起領域からのパッシベーション層の部分的除去のための機械的な方法に加えて、特に開発されたウエットー化学的方法又は好ましくはドライエッチング方法、例えば目的とするエッチングによる除去（プラズマエッチング、イオンエッチング、レーザエッチング等）を用いることが出来る。

【００４２】例えば、表面に平行に当てられる粒子ビーム又はレーザビームは、主として、そして大きな損傷なしに、必要な程度に、調整又はマスキングなしに、パッシベーション層とともに隆起領域をエッチング除去することが可能である。機械的マスクを介するプラズマエッチングもまた適切である。

【００４３】パッシベーション層が簡単な方法で選択的に除去され、コンタクト金属が堆積される、隆起領域の形成のための本発明の理論は、溝が設けられる比較的厚い自己保持性半導体ウエハにのみ関する。この原理はまた、別の基板上に堆積された薄膜半導体又は薄膜太陽電池にも適用可能である。この目的に対し、溝構造は既に、一般に金属からなる（多くの場合、頂部に拡散バリアを有する）、導電性又は絶縁セラミック材料、グラファイト、又は類似の材料の別の基板に加工されている。その上に堆積された、一般に多結晶又はアモルファスシリコン又は化合物半導体からなる半導体層には、パッシベーション層を含む太陽電池が一般に形成され、本発明のコンセプトに従って、パッシベーション層が隆起領域から除去され、コンタクトメタライゼーションが、好ましくは上述の自己調整法を用いて行われる。薄膜太陽電池の態様を以下に示す。

【００４４】特に、本発明により、既に加工された基板上に、半導体材料を、バックコンタクトの２倍堆積することによって、所望の構造、特に太陽電池の溝構造が達成される。別の基板が、支持体基板から半導体材料に拡散することを防止するため、既に記載された方法に従って加工された基板が、拡散バリアとして作用する層、例えば窒化硅素又は酸化アルミニウムにより覆われる。次いで、この層は、そのご適用される半導体層のための小さいコンタクト領域を提供するために、これまた既に説明した方法を用いて、隆起領域の先端から除去される。太陽電池は、次いで、本発明に従って形成され得る。

【００４５】本発明に従ってパッシベートされた太陽電池においては、通常の方法、例えば機械的マスクを介しての真空蒸着により、スクリーン印刷又はその他の方法により金属が堆積される代わりに、自己調整メタライゼーションの適用がなされ得る。そうするためには、パッシベーション層が隆起領域から選択的に、後のメタライゼーションの領域にのみ、又は全表面にわたり、除去される。しかし、後者の場合、あらかじめパッシバーション層が除去されているが、金属により覆われていない活性太陽電池表面の隆起領域は、通常、金属フィンガーがストリップ状に生成された後の金属コンタクトが耐え得る低温で、パッシベートされねばならない。従来の電池に対する後者の形態の利点は、半導体表面の主要部分が優れたパッシベーションを具備し、そのため、非常に小さい接触面積により高効率が達成し得る。

【００４６】隆起した半導体領域を形成するための、及びこれらのコンタクト領域からパッシベーション層を選択的に除去するための、本発明による理論は、非常に良好にパッシベートされた点接触太陽電池の新しい型の簡単な製造に、有利に拡張され得る。その製造はコンタクトの製造前に生ずるので、本発明によると、生成され又は８００℃－１０００℃又は４００℃－５００℃の温度で後処理された熱二酸化ケイ素又はプラズナ窒化ケイ素のような最適なパッシベーション層を、簡単な技術で用いることが可能である。本発明によると、調整し得るサイズのピラミッドで覆われた単結晶シリコン表面上に、最初に全表面にパッシベーション層が形成され、次いでピラミッドチップの区分された除去により（好ましくは研磨又はラッピングにより）シリコンが小さい矩形領域として（切頭ピラミッド）露出され、最後に全面上又はストリップ状に金属が堆積される。コンタクト領域のサイズは、ピラミッドの完全な除去による１００%の金属の被覆まで、外側に傾斜したピラミッドの形状によりピラミッドの除去の深さを変化させることにより、必要に応じて増加させることが可能である。

【００４７】ピラミッドの表面密度及び点接触は、ピラミッドの高さにより選択的に変化させることが可能である。高さが増加するに従って、単位表面当たりのピラミッドの数は減少する。ピラミッド又は異なる形状の隆起領域は、例えば、光の反射を減少させるための太陽電池の構造のために使用されるように、異方性エッチングにより形成することが可能である。シリコンの場合、様々な配向のため種々のエッチングレートを有する、高温でのアルカリ溶液が使用され得る。ピラミッドの高さと密度は、このエッチングプロセスにより、マスクなしで調整され得る。

【００４８】このようにして、接触密度及び面積は、簡

単に、所望の値に制御され得る。

【００４９】本発明にしたがった理論は、おおむね、任意の太陽電池に適用することができる。しかしながら、種々の態様においては、ＭＩＳ反転層太陽電池及びドープされたｐｎ接合を有する電池のみが記載されている。同一の部材のための同じ参照符号が、可能な場合には使用され得る。

【００５０】図１（ａ）は、ＭＩＳ反転層太陽電池１０の照射側前面を通る断面を示す。電池１０は、半導体基板１２、絶縁層に電荷を注入することによって生じた（ｐ型半導体の場合は、電子からなる）反転層１４、透明な絶縁体又はパッシベーション層１６、及び金属２０とともに、少数キャリアーを回収するためのＭＩＳコンタクトを形成する薄いトンネル酸化物１８を具備する。金属２０と半導体１２との仕事関数の差によって半導体表面に形成された反転層には、参照符号２２が付されている。太陽電池１０の裏面は、必要に応じて、例えば、全表面の、又は、中間領域のパッシベーションを有する、若しくは裏面フィールド（ＢＳＦ）を有する、若しくは隆起したオーミックコンタクト（欧州特許第８８１０５２０１．３Ａ１参照）を有する中断されたオーミックコンタクトから設計することができる。このオーミックコンタクトは、上述の前面と同様の手法で、パッシベーション層の部分的な除去、及び選択的なメタラリゼーションによって形成することができる。この範囲において、欧州特許第８８１０５２１０１．３Ａ１中の開示が参照される。

【００５１】太陽電池の製造は非常に単純である。溝構造、一隆起領域２４、２６、２８、すなわち、互いに平行に通るリッジ、及びそれらの間のフルート若しくはトレンチのような溝領域３０、３２ーを、好ましくは機械的手段を用いて半導体表面に設けた後、そして、表面の損傷を取り除いた後、パッシベーション層１６（例えば、SiO_2、ＣＶＤ　SiO_2、シリコン窒化物、又は、二重層SiO_2／Si_3N_4、好ましくはプラズマにより促進されたもの）が、表面全域に堆積される。コンタクト領域の必要な広さに応じて、パッシベーション層１６、及び半導体の一部は、好ましくは機械的手段によって隆起領域から除去される。形成された損傷を受けた半導体基板層を除去した後、薄いトンネル絶縁層１８（１．５μｍ厚さ、例えば、シリコン酸化物、シリコンオキシナイトライド、又はシリコン窒化物）が形成され、続いて、金属２０の真空斜め蒸着が行なわれる。その結果、水平コンタクト領域プロパー４０、４２、４４（これは、正しいスケールで図に示されていない）上より、実質的に多くの金属が、隆起領域２４、２６、２８の側面３２、３４、３６に堆積される。ここでの蒸着角度は、コンタクトフィンガー内に形成される堆積した金属の幅を決定する。

【００５２】隆起領域２４、２６及び２８上に導電性コンタクトを形成する金属は、一方において側面３４、３６、及び３８に沿った領域に、他方において台地状領域３５、３７、及び３９に沿って伸びている。半導体材料への現実のコンタクト領域４０、４２、及び４４と、その両側で前記領域を限定するパッシベーション層１６の端部１７及び１９とは、台地状領域３５、３７、及び３９の内側に走っている。したがって、台地状領域３５、３７、及び３９の幅は、常にパッシベーション層１６の幅の２倍より大きい。

【００５３】パッシベーション層１６上の金属層の実質的により厚い部分、これは単にコンタクトとしても知られているが、電流の真のキャリアーであり、そのコンタクトの抵抗は、オブスキュレーションを顕著に増加させることなくその幅及び厚さを変えることによって、可能なかぎり低くすることができる。

【００５４】本発明によると、半導体への水平コンタクト領域４０、４２、４４は、低い逆飽和電流（高い無負荷電圧である）、及び低い光オブスキュレーションを得るために非常に細く設計することができ、その幅はまた、隆起領域２４、２６、２８から半導体材料を除去する深さによって調節し得る。理想的な場合は、コンタクトは直線状、すなわち、パッシベーション材料のみが除去されて、半導体材料は除去されない場合である図１（ｂ）は、側面３４、３６、３８の金属層が、対向する半導体側面上の入射光を非常に低いオブスキュレーションでどのように反射し、したがって、角度をもった光入射のために、優れた光の取り込みと荷電キャリアーの回収とをどのように確実にするかを示す。

【００５５】図１（ｂ）は、コンタクト、すなわち金属層が、パッシベーション層材料の除去によって得られたパッシベーション層１６の端部１７、１９を少なくとも覆うことを明確に示す。

【００５６】それゆえ、以下に示す本発明の利益に注目すべきである。

【００５７】高い導電率にもかかわらず、最少のコンタクト領域と光オブスキュレーションとをもって、コンタクト領域２０の自己調整、即ちマスクを用いない堆積、金属コンタクト２０とは無関係に可能な優れた表面パッシベーション、これは同時に、最少の光反射及び半導体表面の形成を確実にする。

【００５８】その結果、単純な手法で非常に高い効率を達成し得るＭＩＳ反転層太陽電池が得られる。

【００５９】図１（ａ）、（ｂ）に相当する構造が、多数の荷電キャリアーを回収するために使用されるならば（図７）、トンネル酸化物が施され、金属はオーミックコンタクトを形成するために、シリコンの場合は３５０～５００℃の温度で熱処理される。

【００６０】本発明にしたがった理論は、拡散又はイオン注入によって形成されたｐｎ接合を有する通常の太陽電池のため、有利に使用し得る。図２（ａ）、図２

SEG Solar, EX1018, Page 217

（ｂ）、図３（ａ）、及び図３（ｂ）は、太陽電池（４６）及び（４８）の２つの態様を示し、これらはいずれも、太陽電池４６及び４８の活性領域におけるパッシベーション層１６の下層に高濃度ドープトエミッター層５０を有するが、これらのコンタクト領域は、図２（ａ）及び図２（ｂ）の場合はＭＩＳコンタクトであり、図３（ａ）及び図３（ｂ）の場合は、ドープトコンタクトである。

【００６１】図２（ａ）及び図２（ｂ）は、半導体基板１２、拡散又はイオン注入（ｐ型半導体に対してはｎ＋層、ｎ型半導体に対してはｐ＋層）によって作られた高度にドープしたエミッター層５０、表面パッシベーション層１６、少数の荷電キャリアーのためのトンネル層１８（シリコンの場合は、約１．５ｎｍのシリコン酸化物が好ましい）、及び、ＭＩＳコンタクトのための金属層を示す。符号２２は、金属と半導体との仕事関数の差の結果として金属２０の下層に形成された反転層を表わす。ｐ型半導体の場合は、それゆえ、活性な半導体表面領域のｎ＋ドープト層５０が、ＭＩＳコンタクトの電子反転層２２に直接カップリングされる。金属への電子の移動は、一部は直接ｎ＋層から、また一部は反転層を通って達成される。ここでも、斜め蒸着及び表面パッシベーションの利点は、図１（ａ）及び図１（ｂ）に関して説明したように、本発明にしたがった単純な手法で再度得られる。

【００６２】図３（ａ）及び図３（ｂ）において、半導体表面全体は、活性でよくパッシベートされた領域内であって、かつ金属フィンガー２０の下に、高度にドープした表面領域５０（ｐ型半導体に対してはｎ＋層、ｎ型半導体に対してはｐ＋層）を有し、その表面領域を通って、少数の荷電キャリアーは金属フィンガー又は通路２０に供給される。ここで、半導体基板はここでも１２であり、活性領域における高度にドープした表面層は５０であり、透明なパッシベーション層（例えば、SiO_2、ＣＶＤ　SiO_2、シリコン窒化物、又は二重層）は１６であり、金属フィンガー２０の下の高度にドープした領域は５２であり、そして斜め蒸着によって得られた金属コンタクトフィンガーは２０で示され、そのフィンガーは、半導体基板１２に関して非常に小さなコンタクト面積しか有しておらず、パッシベーション層１６上に広く伸びている。

【００６３】金属２０の下の高度にドープした層５２は、好ましい場合（深いｐｎ接合）は、ドープされた領域５４及び５６の高められた狭い領域における集中又は重なりによって、又は、パッシベーション層１６の部分的な除去（高められた領域２４、２６、２８の頭部を切ることによって）の後に加えて適用されたドーピングによって形成することができる。

【００６４】コンタクト領域の一部、すなわち、コンタクトフィンガー２０の下層において、二重拡散又はイオン注入によって形成された非常に高度にドープした層５２（ｐ型シリコンのためのｎ$^{++}$）が得られ、これは、太陽電池４８の逆飽和電流をさらに低下させ、特に無負荷電圧を増加させる。

【００６５】達成するのが簡単な小さなコンタクト間隔と、ドープされた表面層５０及びコンタクトフィンガーの高い導電率とのために、太陽電池４８はまた、特に集中した光に適切である。

【００６６】半導体材料１２の溝構造、すなわち、トレンチ又はフルート３０、３２、及びこれらを限定する隆起領域又はリッジ２４、２６、２８は、本発明にしたがって、機械的に形成させることができ、特に、ワイヤー又は互いに平行なのこぎりの刃を用いて、半導体材料に対して移動させること、又は、ガングソーを用いて形成することができる。これは、３０μｍから２０００μｍの範囲、好ましくは５０μｍから３００μｍの範囲のような大きさの、隣接する隆起領域２４、２６、２８の間の間隔ａをもたらす。

【００６７】トレンチ又はフルート３０、３２の深さｔ、すなわち、トレンチ又はフルート３０、３２の底と、隆起領域２４、２６、及び２８の除去された先端、すなわち、台地状領域３５、３７、３９との間の距離は、好ましくは２５μｍと２００μｍとの間である。特に、フルート又はトレンチ３０及び３２の深さｔに対する、隆起領域２４、２６、及び２８の間隔ａは、１０＞ａ／ｔ＞１．５である．前述の態様（図１（ａ）、（ｂ）、図２（ａ）、（ｂ）、図３（ａ）、（ｂ））は、示される溝構造が、すでに説明したように半導体基板１２自体において機械的方法を用いて形成されるという事実に基づく。しかしながら、本発明にしたがった理論、及び、すでに説明された太陽電池前表面構造に伴なう利益は、薄い半導体フィルム５８にも有利に適用することができる。

【００６８】図４に示すように、対応するドープト半導体フィルム６０は、溝６４、６６、６８（本発明にしたがった機械的方法を用いて構造は達成された）を具備する基板６２（例えば、金属、セラミック、グラファイト等）上に堆積されている。半導体フィルム６０の上側は、層７０（例えば、半導体の基本的なｐドーピングでｎ＋層を発生させ、均一ｐｎ接合とした）の形に高度にドープすることができ、又は、層７０は異層構造を発生させるためにもう１つの半導体を含む。その後、パッシベーション層７２は、全面にわたって堆積され、溝６４、６６、６８の間の持ち上げられた領域、高められた領域、又は隆起部７４、７６、７８の上部を切ることによって部分的に除去される。これに続いて、少数の注入キャリアーの回収のための太陽電池５８の前面コンタクトを形成する金属ストリップ２０の形のメタラリゼーションの真空斜め蒸着が行なわれる。裏面コンタクトは、例えば、基板６２、又は基板６２と半導体層６０との間

の導電層のいずれかによって提供されるこうして、薄い半導体フィルムについても、本発明の理論を用いて、低い遮光性を有する非常に小さいコンタクト領域と、優れた表面パッシベーションに関連した高いコンタクトフィンガー導電率とを達成することが可能である。

【００６９】図１から図２（ｂ）の態様によると、反転層の原理は、半導体フィルムの場合についての略述された例に加えて、ＭＩＳコンタクトと組合わされた活性領域内の反転層、又はＭＩＳコンタクトと組合わされた活性領域内の高度にドープしたエミッターに用いられ得る。

【００７０】優れた表面パッシベーションと、したがって高い効率を有する小さなコンタクト領域を簡単な技術で得るための本発明のさらなる態様は、図５、図６（ａ）、及び図６（ｂ）における太陽電池の前面に基づいて示される。

【００７１】両方の例において、半導体表面は、機械的手段によって形成された平行な溝８４、８６、及び８８によって特徴付けられるが、しかし、コンタクトフィンガーを形成するためのメタラリゼーションは、斜め蒸着によって達成されない。

【００７２】図５において、パッシベーション層を具備する隆起領域２４、２６、２８の先端は、コンタクトフィンガー２０の領域において除去されるだけであり、例えば、金属は、真空蒸着、又はカソードスパッタリングによって、又はスクリーン印刷によって機械的マスクを介して堆積される。しかしながら、ここではおおよその調整が必要である。

【００７３】図５、図６（ａ）、及び図６（ｂ）における態様は、活性領域内及びコンタクト２０の下の高度にドープしたエミッター層５０についてのみ再現される。しかし、反転層の場合（図１（ａ）、図１（ｂ）のような）、及びこれらの態様についての、活性領域内の高度にドープした層とＭＩＳコンタクトとの組合わせ（図２（ａ）、図２（ｂ）のような）に適用することもできる。

【００７４】図５中、１２は半導体基板を、５０は高度にドープしたエミッター層（例えば、ｐ型半導体についてはｎ＋層）を、１６は透明なパッシベーション層を、２０は金属フィンガーを示す。

【００７５】金属フィンガー２０を調整する必要性を除去するために、半導体１２のパッシベートされた隆起領域２４、２６、２８は、図６にしたがって、その表面全域にわたって頭部を切り落とされ、それによって、半導体の狭い領域が露出する。ここで、金属フィンガー２０は、必要ならば、すなわち調整なしに、半導体上に堆積させることができる。しかしながら、追加のパッシベーション層９０（例えば、プラズマで促進されたＣＶＤシリコン窒化物）は、露出した半導体表面上に堆積されなければならないが、金属に適切な温度で金属によって覆われない。

【００７６】図６は、半導体基板１２、高度にドープしたエミッター層５０（例えば、ｐ型半導体の場合のｎ＋層）、パッシベーション層１６（例えば、熱によるSiO_2、ＣＶＤ　SiO_2、シリコン窒化物、二重層等）、フィンガー状の金属被覆２０、及び第２のパッシベーション層９０を模式的に示す。熱によるSiO_2については、高温においてのみ、適切な厚さに製造され得るが、実現可能ではない。ここでは、プラズマにより促進されたＣＶＤ　SiO_2、又はシリコン窒化物、又は酸化アルミニウムが適切である。層１６と９０とを含む二重パッシベーション層は、それぞれの厚さとプロセスパラメータとを変化させることによって、パッシベーション及び反射防止特性に関して最適にされなければならない。

【００７７】図６（ｂ）の拡大した断面は、太陽電池のコンタクト２０の領域、及び活性化領域９２の両方における隆起した水平面を加工できること、及び非常に小さなコンタクト領域を達成できることを示すことを意図する。

【００７８】コンタクトが形成される前に、半導体の最適な表面パッシベーションを簡単な方法で可能にするため、及び自己調整コンタクトの形成により非常に小さなコンタクト領域を可能とするための本発明を特徴付ける提案は、少数の荷電キャリアー（好ましくは前面上の）の回収のためだけではなく、好ましくは太陽電池の裏面の多数荷電キャリアーの回収のためにも用いられ得る。

【００７９】図７は、オーミックストリップコンタクトを有する構成された裏面９６、すなわち、部分的なメタラリゼーションと部分的な裏面フィールドとを有する太陽電池９４の一例にすぎない。半導体部材１２は、この例においてはｐドープトシリコンであるべきだが、表面パッシベーション層９８（例えば、SiO_2、シリコン窒化物、シリコンオキシナイトライド、アルミニウム酸化物、二重層等）を具備する。さらに、ストリップ状の金属コンタクト１００、１０２が設けられ、実施例においては、これらは、真空斜め蒸着によって堆積され、オーミックコンタクトを達成するために適切な温度で熱処理されている。符号１０４は、少数の荷電キャリアーを追い出すために部分的にｐｐ＋接合（裏面フィールド）が利用できるように、拡散、イオン注入、又は合金化（実施例においてはｐ＋シリコン）によって達成された高度にドープした層を示す。パッシベーション層９８は、本発明のコンセプトにしたがって、マスクとして倍にされている。しかし、ドープした領域１０４の適用は、完全になしで済ますこともできる。

【００８０】図７にしたがった太陽電池は、裏面からの入射光を特別な効率で利用するために、２面感光性（２面ある）太陽電池について特に適切である。

【００８１】金属層１００は、図１（ａ）～図４に関し

SEG Solar, EX1018, Page 219

て説明したように、部分的に堆積させることができるが、その他の方法（無電流メタラリゼーション、浸漬、スピンオン法）を用いた自己調整法でも堆積させ得る。裏面９６の全面メタラリゼーションは可能であり、それによって、一金属はパッシベーション層９８上に広くあるので一小さなコンタクト領域を有する優れた最適な裏面鏡をさらに提供する。

【００８２】図７においてｎドープト半導体材料１２が使用された場合、層１０４は、ｎｎ＋接合が存在するような強くｎ型がドープされた（ｎ＋）領域を示す。パッシベーション層９８に覆われた溝又はフルート１０６は、任意の形状（角を有する、又は角が丸い等）を有することができる。ここでも、ワイヤーソー又はガングソーを用いた溝１０６の形成は前面においてである。溝の深さ及び間隔は、広い範囲内で変化させ得る。図７に示すように溝１０６を具備する太陽電池裏面９６と図１（ａ）～図６に示す同様に構成された前面形状との組合わせは、前面の溝領域が裏面のそれに垂直である場合に特に有利である。

【００８３】ポイントコンタクト太陽電池を提供するために、構成された太陽電池、即ち好ましくはピラミッド状のまたは傾斜した突起を有する電池への本発明の理論の適用は、図８ないし１１に基づいて説明される。

【００８４】ポイントコンタクトを形成するための本発明は、ここではオーミックコンタクト、ＭＩＳコンタクト及びドープトコンタクトの例を用いて説明される。

【００８５】シリコン半導体基板の表面からのピラミッドの突起は、まずパッシベーション層（例えば熱SiO_2、ＣＶＤ　Si_3N_4等）を有する。このシリコンは、ピラミッド状の先端の除去によって露出され、次に金属で被覆され、及びオーミックコンタクトの場合には、加えて４００～５００℃の焼戻しに供される。これにより、切頭ピラミッド上に四角いポイントコンタクトが得られる。側面は、パッシベートされる。

【００８６】ＭＩＳコンタクトの場合は、ピラミッド先端の除去後、薄いトンネル酸化物層を成長せしめる。次に金属層を堆積する。また、この方法は、例えばパッシベーション層をマスクとして重ね、これらの領域の選択的または自己制御のドーピングを可能とするので、ポイントコンタクトのため局部的な拡散またはイオン注入領域を形成するために、有利に使用することが可能である。半導体がｐ－ドープ型シリコンであるとき、少数キャリヤを収集するポイントコンタクト（n^+p）は、n^+ドーピング（例えばリン）によって形成され得るもので、多数キャリヤを収集するコンタクト（pp^+）は、p^+ドーピングにより生じ得る。同様のことがｎ－ドープ型シリコン（p^+n及びn^+n）の使用に適用される。

【００８７】切頭ピラミッドに関する本発明の理論は、まず前面において少数キャリヤを、背面において多数キャリヤを収集する通常の太陽電池に利点を与えるために使用され得る。どのような場合でも、半導体表面の最適なパッシベーション、金属と半導体の非常に小さいコンタクト面、及びその高い効率は、すでに記述した電池におけるように、簡単に達成される。

【００８８】この目的に対し、パッシベーション層を局部的に除去するために、ピラミッドは、コンタクトが設けられるべき位置に、例えばフィンガー構造の形で、適当な方法、好ましくは機械的な研磨、ミリング又はラッピング等を用いて、選択的に先端を切られなければならない。最終的に、金属フィンガーが設けられねばならない。これは、例えば調整用の機械的マスクを用いた蒸着またはスパッタにより、またはスクリーン印刷により達成され得る。

【００８９】電池の前面上にＭＩＳコンタクトグリッドが位置し、コンタクトフィンガーのような金属コンタクト間の活性面が、半導体との境界域に電荷を含む透明な絶縁層で被覆されているＭＩＳ反転層太陽電池にこの方法を適用するために、切頭ピラミッドが、約１ｎｍ－２ｎｍの厚さのトンネル酸化物層を有するコンタクト領域に設けられる。このため、ピラミッドは、金属フィンガーが設けられた地点でのみ先端を切られる。すなわち、図５に示す溝構造と同様である。コンタクト間のこの領域は、パッシベーション層で完全に覆われる。

【００９０】しかしながら、上記の場合、先端を切頭ピラミッドからなるコンタクト領域に、正確に金属を堆積しなければならない。このため、ここでは調整が必要である。調整の必要を除くために、太陽電池の前面に、図８に示すような構造を使用し得る。

【００９１】図８に示す太陽電池（１０８）は、半導体基板（１１０）と、トンネル酸化物薄膜（１１２）と、ＭＩＳトンネルコンタクトのための金属層（１１４）と、ピラミッド（１１６）、（１１８）の先端を切る前及び金属層（１１４）を適用する前に、高温で設けられたパッシベーション層（１２０）（例えば熱ＳｉＯ、ＣＶＤ　SiO_2または二層）と、金属化後に適用されたパッシベーション絶縁層（１２２）等を含む。第２のパッシベーション薄膜は、好ましくは酸化ケイ素であり、半導体（１１０）及びパッシベーション層（１２２）の間のピラミッドまたは後で先端を切られたピラミッド（１１６）、（１１８）の領域内に設けられる。

【００９２】工程は以下のとおりである。

【００９３】太陽電池（１０８）の前面全体のパッシベーションの後、ピラミッド（１１６）、（１１８）は、先端を切られ、その後、パッシベーション層（１２０）が局部的に除去される。その後、１ｎｍないし２ｎｍの厚さのトンネル酸化物（１１２）は、露出された半導体層上に形成され、金属グリッド（１１４）は、任意の点に堆積される。最終的に、この様にして得られた構造は、特に半導体領域（金属層間に残存して予め露出され

SEG Solar, EX1018, Page 220

た切頭ピラミッド（１１６）すなわちコンタクトフィンガー）をパッシーベートし、かつ含まれている絶縁体の電荷を用いてこれらの地点に反転層を形成するために、好ましくは３５０℃以上の温度で気相から蒸着されたパッシベーション層（１２２）で被覆される。セシウムのコンタミネーションに関連するプラズマ窒化ケイ素は、この目的に十分適応する。表面の大部分すなわち切頭ピラミッド（１１６）の側面は、初めに堆積された優れたパッシベーション層で覆われている。

【００９４】従来の拡散またはイオン注入太陽電池に対する本発明の方法の適用は、非常に有利であることが分った。３つの可能性がここで強調される。

【００９５】ａ）ＭＩＳコンタクトを有するドープされた活性領域の組み合わせ（図９ａ，９ｂ）

図９に示す単に概略的な断面（背面コンタクトを除く）としての太陽電池（１２４）は、半導体基板（１２６）、トンネル酸化物（１２８）、ＭＩＳコンタクトのための金属層（１３０）、拡散またはイオン注入によって、高度に広くドープされた表面層（１３２）（エミッタ、ｐ－基板にはn^+、及びｎ－基板にはp^+、）及びパッシベーション層（１３４）（例えば熱SiO_2、ＣＶＤ　SiO_2、ＣＶＤ　Si_3N_4、二層）を含む。

例えば拡散またはイオン注入により、表面模様が施された隆起領域（１３６）、（１３８）、ピラミッドまたは他の幾何学形状、及びポイントコンタクト部（１４０）、（１４２）の下の全表面上にｐｎ－接合を生ずる。コンタクト領域において、パッシベーション層（１３４）は、ピラミッド（１３６）、（１３８）の先端を切ることにより局部的に除去され、これにより得られたポイントコンタクト（１４０）、（１４２）は、約１ｎｍないし２ｎｍの厚さのトンネル酸化物層を有する。これは、その後に金属層（１３０）の局部的適用、好ましくはｐ－シリコンの場合、アルミニウムの化学蒸着が続く。n^+層は、金属（１３０）の下の反転層に直接結合する。さらに、図８に示すように、パッシベーション層は、金属フィンガー（１３０）を含む表面全体上に蒸着される。ここでも、ピラミッドは、全面にわたって先端が切断され、パッシベーション層は、メタライゼーションプロセス後の金属層に適合する温度で、表面全体上に再び適用される。

【００９６】ｂ）コンタクト領域における二重拡散（図１０ａ、１０ｂ）。

【００９７】図９ａ、９ｂに示すように、ピラミッド（１３６）、（１３８）の先端を切ることにより、ドープ領域をまた、拡散されたまたはイオン注入された太陽電池（１２４）内において大きく除去され、そのためｐｎ－接合は、コンタクト領域において局部的に除去される。ｐ－型半導体における空乏化または反転、高温における合金化を達成するために、仕事関数の低い金属との通常のコンタクトの場合（図９ａ、９ｂには図示しないが）、基板（１２６）への短絡が生じる。

【００９８】図１０ａ及び１０ｂに示す態様では、このことは回避すべきである。

【００９９】線図の形で、断面として示された太陽電池（１４４）は、ピラミッド（１４８），（１５０）のようなポイント状の隆起領域を有するように構成された半導体基板（１４６）を有する。半導体基板（１４６）は、最初に形成されたドープ表面層（１５２）（エミッタ、ｐ－基板中のn^+、ｎ－基板中のp^+）、ピラミッド（１４８），（１５０）の先端を切った後コンタクト領域のみに生じた高ドープ層（１５４）、コンタクト金属（１５６）及びパッシベーション層（１５８）を有する。

【０１００】高ドープ層（１５４）は、好ましくはコンタクトポイントにおける拡散またはイオン注入によって形成される。このとき、パッシベーション層はマスクとして用いられる。通常にシリコン太陽電池技術に用いられるように、要求される特性を有する金属（１５６）を堆積し、ドープ領域（１５４）との低い境界抵抗を有するオーミックコンタクトが形成される。切頭ピラミッドの側面のドープ領域（１５２）の結果として、部分的に非常に重くドープされた領域（１５４）（n^{++}）が二重拡散により生じ、その結果として、これらのコンタクトの逆飽和電流は非常に低く、このため、無負荷電圧及び充填率は、非常に高い。本発明によれば、非常に小さいコンタクト表面が、実質的に低い逆飽和電流に寄与する。

【０１０１】図８によるＭＩＳ反転層太陽電池の例と同様に、拡散された、又はイオン注入された太陽電池（１４４）を、金属グリッド（１５６）の調整を必要とせずにすなわち、ピラミッドチップの全表面を除去した後、全表面への第２の拡散またはイオン注入により、製造することができる。高度にドープされた領域（１５４）は、太陽電池表面上に作られる。図８における層（１２２）のように、第２のパッシベーション層を全太陽電池表面上に、ただしコンタクト（１５６）の損傷なしに、堆積することもここでは有利である。

【０１０２】ｃ）ピラミッドの除去深さが低く、ｐｎ－接合が低い場合、しかしながら、ピラミッド上部におけるドープ領域のオーバーラップ（例えば図６、図９ａ、図９ｂ、図１０ａ、図１０ｂに示すように）により、切頭コンタクト領域中に、重いドーピングを達成することが可能である。そのため、二重の拡散がもはや必要でなくかつその後プロセスは簡単になる。このオーバーラップは、ドーピングにおける有利な増加を生ずる。

【０１０３】好ましくは機械的方法を用いた、隆起領域の形成及びパッシベーション層の部分的な除去のための本発明の理論のさらに非常に有利な適用は、図８ないし１０に示すような切頭ピラミッド形のポイントコンタクト配列を有する図１ないし６に示すような溝構造の組み

合わせから得られる。これらによいり、非常に小さいコンタクト領域が容易に得られ、優れた表面パッシベーションと非常に低い逆飽和電流が得られる。

【０１０４】図６ｂから明らかにされるように、溝の間に設けられた隆起領域の表面模様から実質的な利点が得られる。一方、太陽電池の活性領域内の、最適に作用するパッシベーション層（１６）によって被覆されない領域は、ポイント型の領域であるため、非常に小さい。このことは、荷電キャリヤの再結合を減少させる。一方、金属と半導体のコンタクト領域プロパーは、荷電キャリアを導くための導電性コンタクトによって被覆された領域におけるポイントコンタクトによって、かなり減少する。既にのべたように、半導体又は高度にドープされた層の大部分は、最適化されたパッシベーション層（１６）によって被覆されている。これらの表面構造の利点は、図１ないし７に示すすべての態様について達成され、図１ａ及び図１ｂによる逆転層太陽電池の場合は、とくに注目すべきである。

【０１０５】隆起したポイントコンタクトは、本発明に従って他の方法により形成され得る。例えばワイヤーソーイングにより形成された図１ないし７に示す溝構造に基づき、相互に明確な間隔にあり、できるだけ接近し、最初の溝に対して直角にある平行なワイヤーを用いて同様にソーイングすることによって、そのベースに向かって広がる規則的な円筒系を形成することが可能である。このため、これらの円筒の断面およびポイントコンタクトの形は、ソーイング角度により、直角、四角またはひし形になる。ポイントコンタクト表面に要求されるどのような変形でも、ワイヤー間隔の適切な選択によって達成され得る。

【０１０６】多数荷電キャリヤの収集のための上記配列における太陽電池の背面は、様々な変形に設計され得る。この背面は、表面模様構造体または非表面模様構造体であり、全表面上をまたはストリップの形の金属で覆われており、後者の場合、パッシベーション層で覆われた中間層で被覆されている。本発明の概念によれば、コンタクト領域中のピラミッドの先端を切ることにより、またオーミックコンタクト比を減少し得る。

【０１０７】好ましくは太陽電池の裏面上に多数キャリアを収集するための図７に示す構造のように、本発明に従って提供された切頭ピラミッドを、多数キャリア収集のための裏面局部との点接触として、有利に使用することが可能である。

【０１０８】このようにして形成された太陽電池の裏面の一例を図１１に示す。半導体基板（１６０）は、ピラミッド（１６８）、円錐、円柱又は類似物により形成された構造の台形に、パッシベーション層（１６２）（単一又は二重層、夏ＳｉＯ$_2$、窒化硅素等）、コンタクト金属層（１６４）、及び高度にドープされたゾーン（１７０）（ｐ－半導体が使用されたときのｐ$^+$層を示す）を有し、そのためピラミッド（１６８）の切頭領域において、少数キャリアを追出すためのｐｐ$^+$接合がある。金属層（１６４）は、半導体又は高度にドープされた層（１７０）との良好なオーミック点接触を形成するように、高温で適切に調質される。しかし、層（１７０）もまた適用され得る。金属（１６４）は、全面に堆積され、そのためパッシベーション層（１６２）を具備するピラミッドの側面上を主として走り、それ故、優れた裏面ミラーを形成する。

【０１０９】しかし、金属（１６４）は、図８ないし１０に示すものと同様に、ストリップの形で適用され、その場合、ストリップ間の半導体領域は、好ましくは第２のパッシベーション層により覆われる。これは、裏面からの入射光の利用を可能とする。

【０１１０】図８に示すように、第２のパッシベーション層は、ピラミッドが全裏面上で切頭され、そのため、半導体が部分的にパッシベーション層を除かれる時に、特に特に必要である。図９に示すように、少数キャリアを収集するための前面のコンタクトのように、ピラミッド（１６８）は切頭され、金属コンタクトストリップの領域にのみ高度にドープされ得る。一方、ストリップ間の小息においては、完全にパッシベートされたピラミッド（１６８）が保持される。

【０１１１】図１２（ａ）ないし１３（ｂ）は、例示として、太陽電池の１表面上に配置されたコンタクトアレイ（少数及び多数キャリアを収集するためのコンタクト）の多くの変形例を示す。この構造は、好ましくは太陽電池の裏面に用いられるべきであり、小さい接触表面を有し、よくパッシベートされている。前面は何らコンタクトを有するべきではなく、優れたパッシベーション層（反射防止層）又は少数荷電キャリアを収集する追加のコンタクト系を具備していればよい。

【０１１２】最前部は、半導体内の反転層と組合わされたインターロックＭＩＳ及びオーミックコンタクトを有する構造である。

【０１１３】図１２（ａ）及び１２（ｂ）に示す太陽電池（２１０）は、半導体基板（２１２）（この場合、好ましくはｐ型シリコン）、及びその中を電子が通り抜ける薄い絶縁層（２１４）を具備する。絶縁層（２１４）は、金属ストリップ（２１６）とともに、少数荷電キャリアを収集するためのＭＩＳコンタクト（２３０）（金属（２１６）－絶縁体（２１４）－シリコン（２１２））を形成する。

【０１１４】より広い金属ストリップ（２１８）は、多数荷電キャリアを収集するためのオーミックコンタクトを形成する。半導体基板表面は加工され、この態様では、ピラミッド状の隆起領域（２２０，（２２２），（２２４）を有する。円錐又は円筒を用いた異なる幾何学的形状も可能である。

【０１１５】ピラミッド（２２０，（２２２），（２２

SEG Solar, EX1018, Page 222

４）のような隆起領域は、半導体との境界領域に正の電荷（ｐ－シリコンが使用される場合には）を含む透明絶縁層（２２６）で覆われる。ピイラミッドの頂部の除去後、即ちパッシベーション層の除去後、必要ならば半導体材料の除去後、金属との接触が生じ得る。

【０１１６】従って、アレイは、相互にある距離に（多数荷電キャリアの収集のため、例えばシリコン上のアルミニウム）オーミックコンタクトを含み、その幾つかの狭いＭＩＳコンタクト（２３０）（少数荷電キャリアの収集のため、例えばアルミニウム　１．４ｎｍシリコン酸化物　ｐ－シリコン）が狭い間隔で位置している。それぞれのコンタクトは、好ましくはポイント又はラインであり、幾つかのポイントは、ともに単一のオーミックコンタクトを形成し得る。

【０１１７】良好な導電性反転層（２２８）は、正の絶縁体電荷のため半導体表面に生ずる。シリコン（２１２）におけるＭＩＳコンタクト（２３０）の下にも反転層があり、それは、金属と半導体との仕事関数の差により生ずる。

【０１１８】このアレイにおける少数荷電キャリアを収集するための操作モードは、次の通りである。

【０１１９】前面又は裏面からの入射光により発生した少数荷電キャリア（この場合電子）は、半導体の内部から反転層層（２２８）に拡散し、この層に沿って水平にＭＩＳトンネルコンタクト（２３０）を通過し、そこを通って半導体を出て外部回路（負極（２３４））に入る。多数キャリア（この場合正孔）は、オーミックコンタクト（２１８）間の領域の表面にある電場により、ＭＩＳコンタクトから追い出され、これらのオーミックコンタクト（２１８）により収集され、外部回路（正極（２３２）に入る。そのため、太陽電池が動作するのに必要な、少数荷電キャリアと多数荷電キャリアの別々の収集が生ずる。この場合、両方の荷電キャリアの型は、一方の表面にのみ、好ましくは太陽電池（２１０）の裏面に収集される。

【０１２０】例えば、２つのコンタクトシステムは、インターロックグリッド、集中リングシステム、又はポイントタイプコンタクトの形で達成され得る。

【０１２１】新しい構造は、切頭ピラミッド（２２０）、（２２２）、（２２４）の存在においてだけでなく、少数キャリアが反転層（２２８）に沿って水平方向にＭＩＳコンタクト（２３０）へ流れなければならないということにおいても、すべての公知のアレイとは異なっている。このため、このアレイは、大面積の地上の用途に特に適切であり、強い光濃度から生ずる高電流のためにはそれほどでもない。

【０１２２】本発明によるＭＩＳコンタクト（２３０）は、３つの理由から、出来るだけ小さくなければならない。

【０１２３】ａ）太陽電池（２１０）の低逆飽和電流、即ち高無負荷電圧の達成（可能ならば２０％未満のカバレッジ）。

【０１２４】ｂ）荷電キャリアを発生させるための裏面から電池（２１０）への光の入射の利用。

【０１２５】ｃ）長波長の光が太陽電池の裏面から逃げるのを可能とすること。その結果、太陽電池（２１０）の加熱を減少し、より高い操作電圧が達成される。

【０１２６】透明絶縁層（２２６）、好ましくは熱酸化ケイ素、プラズマ窒化ケイ素又はその類似物を、最適なパッシベーションを達成するために、任意の温度で製造及び／又は焼戻しすることが可能である。

【０１２７】高密度の正電荷が絶縁層中に存在することが有利であり、その絶縁層は、プラズマ窒化ケイ素の場合に、好ましくはアルカリイオンを含むことにより簡単に達成される。

【０１２８】図１２（ａ）に示す太陽電池（２１０）では、全裏面のピラミッドの先端をも除去することが可能である（即ち、コンタクト領域においてだけでなく）。しかし、このことは、金属で覆われていないピラミッド表面をパッシベートするために、セルの全裏面に追加のパッシベーション層の堆積を必要とする。

【０１２９】しかし、電流の知識によると、最初に述べたＩＢＣ太陽電池とは異なり、図１２（ａ）に示す太陽電池（２１０）において基本的な問題が生ずる。それは、太陽電池の効率の急激な低下を導き得る。即ち、２つの極（２３２）、（２３４）、ＭＩＳコンタクト（２３０）、及びオーミックコンタクト（２１８）－それらの間に光電電圧が印加されるーは、低い平行抵抗（分路）及びその結果実際にはショートに対応して、高度に導電性の反転層（２３８）により内部的に連結される。荷電ｋｙｒイアの大部分は、そのため、外部回路を介さずに、半導体表面の高度に導電性の反転層（２２８）を介して１つの極から他の極に流れなければならない。その結果、無負荷電圧の減少だけでなく、特に太陽電池（２１０）の充填率の大きな減少（低い平行抵抗）に至る。１つの可能な救済手段は、反転層の局部的中断、蓄積層を含むこと、又は反転層の抵抗の局部的増加のような、様々の多かれ少なかれ複雑な方法の使用であり得る。

【０１３０】しかし、驚くべきことに、この手段は、本発明による裏面構造を有っし、連結した、又はそうでなければ隣接して配置されたオーミックコンタクト（２１８）及びＭＩＳコンタクト（２３０）を有する太陽電池には全く不必要である。即ち、以下の配置のみで十分である。

【０１３１】１．ＭＩＳコンタクトとオーミックコンタクトとの間隔が出来るだけ小さいこと（ＭＩＳコンタクト自身の間の距離の約半分）

２．ＭＩＳコンタクト（２３０）とオーミックコンタクト（２１８）との間の残りの半導体表面、好ましくはｐ

ーシリコンは、ＭＩＳコンタクト（２３０）間の領域のように、透明絶縁層（２２６）、好ましくはプラズマ窒化ケイ素で覆われている。それは、半導体基板（２１２）の高度に導電性の反転層（２２８）を形成させるために、出来るだけ高い正電荷密度（例えばセシウムを含ませることにより）を半導体基板（２１２）との境界面に含んでいる。

【０１３２】これまでの意見に反し、出来るだけ多くの少数キャリアが、この配置により、反転層（２２８）に沿ってオーミックコンタクト（２１８）からＭＩＳコンタクト（２３０）に移動せしめられる。反転層（２２８）からオーミックコンタクト（２１８）への電子の伝導は、従って平行抵抗の低下は、予想に反し、追加の手段が無くても、生ずることはない。ＭＩＳコンタクト（２３０）がオーミックコンタクト（２１８）に接近すればするほど、ショート電流及び充填率は高くなり、その結果、太陽電池の効率は高くなる。

【０１３３】コンタクトがストリップ状であるならば、ＭＩＳコンタクト（２３０）間の相互の間隔は、コンタクト自身の幅よりも約１０－３０倍であるべきである。ＭＩＳコンタクトよりも広いオーミックコンタクトの場合には、同様の比であるべきである。オーミックコンタクト及びＭＩＳコンタクト（２１８）及び（２３０）による遮光は、それぞれ、どの場合でも５－１０％である。

【０１３４】オーミックコンタクト（２１８）とＭＩＳコンタクト（２３０）間の狭い間隔を達成するためには、相互に関連して２つの金属グリッド構造の正確な調整が必要である。これは、通常の方法で、例えば金属層のフォトリソグラフィー及びエッチングにより、又は調整マスクが設けられた機械的マスクを通して金属を適用することにより達成することが可能である。スクリーン印刷による金属の選択的適用もまた、ここでは可能である。

【０１３５】図１２（ａ）に示す太陽電池の裏面（２１０）は、ＩＢＣ又はＰＣと同様に、ドープされたポイントコンタクト用に設計されるのが有利である。この場合、切頭ピラミッド上のパッシベーション層は理想的な自己調整ドーピングマスクとして適切である。ｐ－シリコンの場合、n^+ポイントコンタクト（少数キャリアを収集する）が切頭ピラミッド上のp^+ポイントコンタクト（多数キャリアを収集する）の近くに設けられ、中間領域はパッシベーション層により覆われている。

【０１３６】発明それ自体である提案は、切頭ピラミッドを含む簡単な自己調整プロセスにより、既に述べたように大量生産に不適切な調整操作の回避を提供する。

【０１３７】欧州特許出願ＥＰ８８１０５２１０．３Ａ１に記載されているように、シリコンの裏面のような半導体は、様々な方法により除去され、ある距離（ミリメーターの範囲）に隆起領域が止まるような構造を生成する。その領域には、多数キャリアを収集するためのオーミックコンタクトが配置されている。コンタクトリッジを名付けられたこれらのオーミックコンタクト間の領域には、少数キャリアを収集するコンタクトが、切頭、パッシベートされたピラミッド上のＭＩＳフィンガー構造の形で、又は図１３（ａ）に示すように前面金属／絶縁体／シリコン領域として配置される。

【０１３８】図１３（ａ）及び１３（ｂ）は、ピラミッド状の隆起領域（２４０）、（２４２）を有するシリコン基板（２３８）のような半導体を有する太陽電池（２３６）の裏面の断面を示す。隆起領域（２４０）、（２４２）の形成前には、リッジ状の突起（２４４）、（２４５）が半導体基板から形成されている。次いで、オーミックコンタクト（２５７）の形成のための金属（２４８）が、これらの突起（２４４）、（２４５）上に堆積される。半導体基板の全面は、次いでパッシベーション層（２４６）により覆われる。最後に、ピラミッド又はそれに類似の隆起領域（２４０）、（２４２）の先端、即ち、もし半導体材料の領域が必要ならば、パッシベーション層は、露出する半導体基板上に薄い絶縁層を設けるために除去される。オーミックコンタクト（２５７）間の領域は、次いで金属（２５２）に覆われる。金属（２５２）は、絶縁層（２５０）の表面の延長に対応して、かつその下に露出する半導体とともに、ＭＩＳコンタクト（２５４）の金属として作用する。半導体の表面には、反転層（２５３）が生ずる。

【０１３９】言い換えると、金属（２５２）、絶縁層（２５０）及び半導体基板は、ある領域にＭＩＳコンタクト（２５４）を形成する。

【０１４０】隆起領域（２５７）自体はその表面が平であってもよく、又は中間領域のように、切頭ピラミッド又は他の隆起領域を含み得る。隆起コンタクト（２５７）のための金属は、隆起半導体領域、即ち隆起領域（２４４）、（２４５）の形成前に、全面に堆積され、又はその後に、好ましくは真空傾斜蒸着により自己調整される。後者の場合、非常に浅い角度で蒸着が生じ、そのため、隆起半導体領域の１側面は、大量の金属で覆われ、表面領域はかなり少ない。金属はまた、機械的マスクの助けにより隆起領域上に堆積される。

【０１４１】隆起領域（２４４）、（２４５）のメタライゼーションはまた、パッシベーション層（２４５）の堆積後、及び領域（２４４）、（２４５）の上面からのパッシベーション層の部分的除去後にのみ生じ得る。この場合、金属は、少なくともある領域においてパッシベーション層（２４５）を覆う。

【０１４２】部分的ショートの危険なしに、簡単な手段によりオーミックコンタクト（２５７）からＭＩＳコンタクト（２５４）への定義された最小の距離を得るためには、ＭＩＳコンタクト（２５４）のための金属は、本発明に従って、オーミックコンタクト（２５７）の完了

後に、真空堆積装置内で垂直に蒸着される。下層ＭＩＳコンタクト領域と隆起オーミックコンタクトの両方の均一な被覆が達成され、一方、垂直又はすこし傾斜した側面上には金属はわずかしか、又は全く堆積されない。金属のエッチングプロセスは、隆起コンタクト領域の側面が金属を除かれること、及びオーミックコンタクト（２５７）とＭＩＳコンタクト（２５４）の正確な分離が特別の調整なしに達成されることが保証される。

【０１４３】２５４で示され、オーミックコンタクト（２５７）の間に設けられたＭＩＳコンタクトは、実際にはＭＩＳコンタクト領域であり、個々のＭＩＳコンタクトから構成される。しかし、それらは負極（２５６）を形成する金属層（２５２）により相互に導電的に接続される。

【０１４４】単純化のため、オーミックコンタクト（２５７）の間に延びるＭＩＳコンタクト領域はＭＩＳコンタクト（２５４）と名付ける。

【０１４５】コンタクト（２５７）及び（２５４）間の間隔は、隆起領域の高さ及び形状により決定される。高さ及び形状を所望に調整するため、湿式化学エッチング、プラズマエッチング、機械的除去又は他の方法を使用することが可能である。その領域は、例えば湿式化学異方性エッチングにより、又は垂直の、丸くされた、又は他の形状の側壁により達成されるので、傾斜した側面により制限される。それによって半導体が問題なく非常に薄くされ得る（背面収集太陽電池にとっては重要である）機械的支持機能から離れて、図１３（ａ）における隆起領域の目的は、欧州特許出願ＥＰ８８１０５２１０．３Ａ１に示すようなアレイのそれとはかなり異なる。これは、その領域の高さプラス半導体基板の厚さが少数荷電キャリアの拡散長さと同じオーダーでなければならず、そのため、後者はもはやオーミックコンタクトに達しないという要求を含んでいた。しかし、この場合、実際に、直接隣接する反転層（２５３）及びＭＩＳコンタクト（２５４）は、それらが隆起領域（２５７）に入る前に側部に取り出され、ＭＩＳコンタクト（２５４）を介して利用される少数キャリアに導くので、この条件はそれほど重要ではない。隆起領域（２４４）、（２４５）に達する少数キャリアは、側面に沿って反転層を通ってＭＩＳコンタクト（２５４）に入る。両側における少数キャリアのこの横方向の取り出しにより、多数キャリアを収集するコンタクト（２５７）は、隆起領域（２４４）、（２４５）が適切な幾何学的配列を有する（幅が拡散長さの２倍より小さいのが有利である）ときに、少数キャリアによって到達することに対し、完全に保護される。

【０１４６】そのため、簡単な方法により形成された裏面アレイは、少数キャリアを追い出す効果において、通常の裏面フィールドに勝る。オーミックコンタクトを減少させるために、金属の堆積前又はそれとともに、合金化又は拡散プロセスが隆起領域に適用され得る（例えば、ｐｐ$^+$）。その結果、少数キャリアのサービスライフを改良するために、ゲッタープロセスが生ずる。

【０１４７】オーミックコンタクト相互の間隔を拡散長さの２倍より大きく選択するためにの欧州特許出願ＥＰ８８１０５２１０．３Ａ１に示す要求は、本発明のアレイにはもはや適用出来ない。間隔が非常に狭いときでさえ、空間電荷ゾーンに隣接する反転層（２５３）による引きだしのため、少数キャリアはもはや実際のオーミック金属コンタクト（２５７）に到達し得ないので、オーミックコンタクト領域（２５７）は、必要に応じて、接近して整列され得る。

【０１４８】一方の面にコンタクトを有する太陽電池（２３６）の機能は、本発明により、電子が移動しない、即ち図１３（ａ）における２つのターミナル（ＭＩＳコンタクト（２５４）、オーミックコンタクト（２５７））を接続する反転層（２５３）を通して内部ショートが生じない。直列の抵抗及び再結合を少なくするために、オーミックコンタクトは広すぎる（幅、１００μｍ）べきではなく、それらの間隔は広すぎるべきではない。例えば、１５０μｍ－２００μｍの拡散長さ、１００μｍのコンタクト幅、及び８０μｍのコンタクト高さでは、オーミックコンタクト（２５７）は、恐らく完全に少数キャリアからシールドされる。

【０１４９】図１２（ａ）－１３（ｂ）に示す裏面構造のための太陽電池の前面構造の設計に関しては、それに応じて太陽電池の型が必要とされる幾つかの可能性がある。

【０１５０】１）キャリアの裏面収集を伴い、かつ両面での光の利用の可能性を有する太陽電池。

【０１５１】２）このアレイでは、両面での光の利用が必要とされるときに、中断されたＭＩＳコンタクトを有する裏面に対し、図１２（ａ）に示す構造が使用され得る。

【０１５２】図１２（ｂ）に示す構造では、裏面での光学的反射により、効率のよい単一面太陽電池が得られる。正孔及び電子の両方が裏面で収集されるので、前面は、コンタクトを含まず、そのため光の遮蔽はない。

【０１５３】前面は非常に低い表面再結合速度を有している、即ち、光によりその近傍に発生した荷電キャリアは、この表面では再結合しないということは、非常に重要である。この目的に対し、既にのべた反射層の下の前面フィールド（ＦＳＦ）と同様に、ｐｐ$^+$接合が前面に形成され得る。この場合、前期接合は、その電位障壁により、少数キャリアが表面に到達することを妨げる。しかし、タンデム接合太陽電池の場合のように、多数キャリアを追出す表面ｐｎ接合を形成することも可能である。ｐｐ接合またはｐｐ$^+$接合の形成は、複雑な高温プロセスを伴う。更に、反射防止層が堆積されなければならない。高温の要求を満たし、簡単で安価な製造プロセ

SEG Solar, EX1018, Page 225

スを達成するために、表面パッシベーション及び反射防止層が単一工程で設けられる。そうするためには、水素を含み、適当な厚さを有する絶縁層が、太陽電池の前面の自然の又は意図的に熱により形成された酸化物上に堆積される。その結果、両面が飽和され、半導体表面における反射は減少する。ここでは絶縁体の電荷が利用され、そのため、シリコン表面は濃縮され、又は反転される。窒化硅素は非常に適切であり、好ましくは３５０～６００℃の温度（製造温度又は後処理温度）でのグロー放電内で、例えば水素を含む成分であるシラン（SiH_4）とアンモニア（NH_3）との反応により堆積される。

【０１５４】広い制限内で可変の屈折率（１．８～２．６）をもって、どのアレイについても最小の反射が達成され得る。一方、不純物の浸透に対し、完全な保護が提供される。

【０１５５】この型の層は、表面再結合速度を減少するために欧州特許出願ＥＰ８８１０５２１０．３Ａ１において既に使用されている。他の薄い絶縁層は、正又は負の電荷を有利に含む、パッシベーション及び反射の減少の両方に適切であり、熱酸化硅素もまた利用可能である。その表面は、好ましくは表面形状加工されるべきである。

【０１５６】本発明による太陽電池では、光は遮蔽なしに半導体に当り、内側に、しかし比較的表面に近く電子／正孔対を発生する。両方の電荷のキャリアの型は、裏面に拡散しなければならず、少数キャリアはＭＩＳコンタクト（２５４）により収集され、多数キャリアはオーミックコンタクト（２５７）により収集され、外部回路（正極（２５５）、負極（２５６）を介して出力を提供するために使用される（図１３（ａ））。

【０１５７】半導体基板（２３８）の厚さは、少数キャリアの拡散長さより低くあｓｒうべきであり、そのため、これらのキャリアの出来るだけ多くが再結合なしに裏面に到達する。少数キャリアは、直接及び反転層（２５３）を介してＭＩＳコンタクトを通る。背後からの入射光により裏面に発生したキャリアは任意に収集されるので、背後からの入射光もまた良好に利用される。

【０１５８】２）両面における少数キャリアの収集を伴う太陽電池

裏面への２つのコンタクトアレイに加えて、コンタクトリッジが太陽電池の前面に適用され（図１２（ａ）～１３（ｂ））、少数キャリアを収集することが出来るならば、太陽電池の挙動は大きく変化する。その結果は、前面のみが照射されるとき、及び両面が照射されるときの両方において、非常に有利である。

【０１５９】光が前面からのみ電池に到達するならば、半導体材料の同一の厚さ及び質（拡散長さ）少数キャリアの収集の結果は、通常のＢＳＦ（裏面フィールド）太陽電池よりも高い収集効率である。改良の程度は、電池の厚さと拡散長さとの比に依存する。そのため、より安価な半導体材料（より短い拡散長さ）を用いることが可能であり、更に高効率を達成する。ここで記載した形状は、半導体材料の厚さとその拡散長さがコストの理由で減少している場合に、特に有利である。

【０１６０】裏面におけるより高いオブスキュレーションとは別に、前面と裏面の光の入射の効率が等しいので、電池が両側から等しい強度の光を受けるとき、その拡散長さにかかわらず、殆ど２倍の出力が得られる。この点において、この電池は、一方の面において少数キャリアを収集する１）に記載の電池とは実質的に異なる。前面の効率と裏面の効率は、拡散長さに非常に大きく依存する。基板の厚さより少ない拡散長さの場合には、その結果は非常に低い前面効率である。

【０１６１】本発明による裏面アレイは、簡単な低温プロセスを用いて、好ましくはＭＩＳ反転層太陽電池に適用された前面構造とともに、二重面太陽電池の達成を可能とする。

【０１６２】両面に少数キャリアを収集するこの太陽電池の操作モードは、次の通りである。

【０１６３】前面及び裏面の両方からｐ－半導体素子に入射する光は、電子／正孔対を発生する。正孔は裏面にあるオーミックコンタクトに移動し、後者により収集される。少数キャリアとしての電子は拡散し、それらが前面又は裏面のいずれに発生するかに応じて、ＭＩＳコンタクトに到達する。少数キャリアを収集する前面及び裏面のコンタクト系は、好ましくは外部において相互に接続され、太陽電池の１つの極を形成するべきである。多数キャリアを収集する裏面コンタクト系は、他の極を形成する。これは、前面及び裏面の２つのＭＩＳダイオードの平行な接続に対応する。

【０１６４】少数キャリアの二面収集は、次のことを可能とする。

【０１６５】ａ）長波範囲におけるスペクトル感度を増加させることによる前面照射におけるより高い効率の達成

ｂ）実質的により低い拡散長さの使用、それ故、同一の半導体基板の厚さを有する、又は同一の拡散長さ及びより高い半導体の厚さを有する、より安価な半導体材料の使用が選択され、それ故、より多くの光が吸収される。

【０１６６】ｃ）少数キャリアは、最初に全半導体基板を通して前面の収集コンタクトに拡散しなければならないので、ＭＩＳコンタクトによる追加のオブスキュレーションとは別に、両側からの照射による公知の太陽電池に対し、前面照射による効率の増加に加えて、実質的に良好な背後からの光の利用（太陽電池の裏面におけるＭＩＳコンタクトによるオブスキュレーションは、１０％を越えるべきではなく、そのため、オーミック及びＭＩＳコンタクトによる裏面の全オブスキュレーションは約２０％で停止する）。

SEG Solar, EX1018, Page 226

【０１６７】ｄ）シリーズ抵抗の減少及びフィルファクターの増加の達成、個々のＭＩＳコンタクトの電流負荷の減少の結果としての太陽電池の効率の達成、大面積の、少数キャリアの両面収集による反転層の達成。加えて、ＭＩＳコンタクトの金属層の厚さが減少し得る。

【０１６８】ＭＩＳコンタクト及び反転層を有する、裏面アレイに適合する、低温で製造された前面アレイノ代わりに、拡散又はイオン注入により形成された全面n^+p接合又はp^+n接合を有し、金属コンタクトグリッドを有する通常のアレイもまた使用することが可能である。この太陽電池の型では、少数キャリアは部分的に前面n^+p接合又はp^+n接合を介して、かつ部分的に裏面少数ＭＩＳダイオードを介して引き出される。

【０１６９】もちろん、切頭ピラミッドは、裏面において少数キャリアのみを収集するバックＭＩＳ電池と呼ばれる太陽電池の型（Ｒ．Ｈｅｚｅｌ及びＪａｅｇｅｒ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．１３６（２），第５１８頁（１９８９））に対し用いることが有利である。多数キャリアを収集するオーミックコンタクトグリッドは、切頭ピラミッドを有する全面上に位置し得る。これの大きな利点は、裏面の実際のＭＩＳコンタクトの領域が切頭ピラミッドの形状において非常に小さくされているということである。全面のメタライゼーションは、絶縁層により高度にパッシベートされている表面を大きく覆っている。同時に、メタライゼーションは、半導体に吸収されない光に対する顕著な裏面ミラー（ＢＳＭ）を表している。

【０１７０】図１４は、少数キャリア及び多数キャリアを収集する裏面オーミックコンタクト（２５７）及びＭＩＳコンタクト（２５４）を裏面に有する太陽電池の（２５８）の他の態様を示す。

【０１７１】コンタクト（２５４）及び（２５７）の構造を達成するために、本発明による機械的加工が、相互に平行に走り、必要な間隔を有し、溝（２６０）及び（２６２）を形成するために必要なワイヤ径、及び溝間の隆起領域（２６４）を有するワイヤにより達成される。

【０１７２】オーミックコンタクト（２５７）を形成するために、その自由外面に金属層（２４８）が設けられている突起（２４４）及び（２４５）の領域には、半導体基板（２３８）がこれらの領域において除去されないように、ワイヤを残し、又はワイヤの径を変化させる。

【０１７３】図１４による太陽電池（２５８）の裏面の態様では、ＭＩＳコンタクト（２５４）の構造及びオーミックコンタクト（２５７）の幾何学的構造は、単一のそぷさで製造される。

【０１７４】反転層（２５３）の代わりにn^+層をｐ半導体基板内に含め得る。そこでは、n^+へのコンタクトは、ＭＩＳ型又はオーミックコンタクトであり得る。

【０１７５】図１２（ａ）～１４がＭＩＳ反転層太陽電池（２１０），（２３６）（２５８）の裏面を示したとしても、対応する裏面構造もまたｐｎ型の電池について選択され得る。

【０１７６】本発明による加工は、図１５の断面に示す太陽電池について使用された。支持基板（２６８）は、溝（２７０）、（２７２）の間の隆起領域（２７４）を形成するために、前に示したように、機械的手段により、特に、平行に配置された鋸歯、ワイヤ、又はガングソーを用いて加工される。

【０１７７】いったんこの構造が設けられると、全面が、拡散障壁として役立つパッシベーション層（２７６）で覆われる。適切な材料は、例えば、窒化硅素又は酸化アルミニウムである。パッシベーション層（２７６）は、次いで、例えば研磨により隆起領域において除去され、そのため、基板（２６８）は、小さい領域上に露出する。次いで、半導体層（２７８）が、基板（２６８）の加工された面の全領域上に堆積され、それによって基板（２６８）との良好な小面積オーミックコンタクトが同時に形成される。しかし、残りの大表面では、基板材料と半導体膜（２７８）との反応が問題となる。これは、不純物が半導体材料に拡散することが出来ないことを意味している。

【０１７８】太陽電池は、次いで、例えば図４におけるそれに対応する半導体膜（２７８）上に形成し得る。もちろん、ＭＩＳ反転層太陽電池は、半導体膜上に形成してもよい。

【０１７９】単結晶初期基板が仕様されるとき、パッシベーション層（２７６）の形成及び、開口における核形成による隆起領域（２７６）からの後者の少なくとも部分的除去を伴う、エピタキシャル層を形成することが可能である。しかし、この型の手順は、ピラミッド構造が線状隆起領域の代わりに設けられるときに、特に有利であり、そのため、エピタキシャル層はピラミッドチップから出発する。

【０１８０】上述の手段は、基板表面の大部分、好ましくは９５％以上がパッシベーション層（２７６）により覆われているので、結晶質の低品位の半導体材料がエピタキシャル層に拡散し得ることにおいて、有利である。

【図面の簡単な説明】

【図１】ＭＩＳ反転層太陽電池を示す断面図。

【図２】ｐｎ接合とＭＩＳコンタクトとを有する太陽電池を示す断面図。

【図３】ｐｎ接合を有する太陽電池を示す断面図。

【図４】薄膜太陽電池を示す断面図。

【図５】太陽電池の他の態様を示す断面図。


【図６】図５の太陽電池の変形した態様を示す断面図。

【図７】多数キャリアの収集のための太陽電池の裏面を示す図。


【図８】表面構造を有する点接触ＭＩＳ反転層太陽電池の断面を示す図。

【図９】表面構造を有する点接触太陽電池の断面を示す図。
【図１０】太陽電池の他の態様を示す断面図。
【図１１】点接触太陽電池の表面構造を有する裏面を示す図。
【図１２】太陽電池の裏面の他の態様を示す図。
【図１３】太陽電池の裏面の他の態様を示す図。
【図１４】第１及び第２の導電性コンタクトを有する太陽電池の裏面の断面を示す図。
＊【図１５】加工された支持基板を有する太陽電池の断面を示す図。
【符号の説明】
１０・・・ＭＩＳ反転層太陽電池１０
１２・・・半導体基板
１４・・・反転層
１６・・・パッシベーション層
１８・・・トンネル酸化物
２０・・・金属


【図１】




【図２】




【図３】




【図７】




【図４】


58
74
76
78
20
72
70
60
68
64
66
62


【図５】


80
37
35
39
20
16
50
24
26
84
86
28
12


【図８】


108
114
112
122
120
116
118
110


【図６】


(6b)
90
90
20
82
16
50
92
12
20
90
20
16
24
84
26
86
92
88
28
50
12
(6a)


【図９】


(9b)
128
140
138
142
132
130
134
136
126
124
(9a)


【図１１】


160
168
162
170
164


【図１０】


(10b)
158
152
154
150
156
158
152
148
154
152
146
144
(10a)


【図１５】


266
278
274
270
272
276
268


【図１２】


214
216
230
212
228
220
230
222
214
228
226
216
228
218
224
210
234
232

【図１３】


253
252
250
249
238
240
250
242
253
246
254
245
252
244
252
254
248
248
257
254
256
255
236
257

【図１４】


258
238
238
260
264
262
253
252
250
245
254
244
248
257

Espacenet

Bibliographic data: JP2012216788 (A) — 2012-11-08

SILICON SUBSTRATE WITH TEXTURE-FORMED SURFACE, AND METHOD OF MANUFACTURING THE SAME

Inventor(s): TANIGUCHI HIROSHI; TANABE HIROSHI; NAKAYAMA ICHIRO; ARAI YASUSHI; MIKAWA SHIGERU ± (TANIGUCHI HIROSHI, ; TANABE HIROSHI, ; NAKAYAMA ICHIRO, ; ARAI YASUSHI, ; MIKAWA SHIGERU)

Applicant(s): PANASONIC CORP ± (PANASONIC CORP)

Classification: - international: ***H01L21/302; H01L31/04***
- cooperative: Y02E10/50 (EP)

Application number: JP20120060148 20120316 Global Dossier

Priority number(s): JP20110076137 20110330 ; JP20120060148 20120316

Also published as: JP5297543 (B2)

Abstract of JP2012216788 (A)

PROBLEM TO BE SOLVED: To provide a silicon substrate having a texture-formed surface with low reflectivity and a precisely machined shape, and to provide a solar cell using the same.SOLUTION: The present invention provides the silicon substrate which has a substrate orientation (100) and a texture-formed surface having texture formed. The texture-formed surface has a plurality of inverted cone-shaped recesses formed to have step-wise conical surfaces. The texture on the silicon substrate is formed preferably by vapor etching.

(19)日本国特許庁(JP)　(12)公開特許公報(A)　(11)特許出願公開番号
特開2012-216788
(P2012-216788A)
(43)公開日　平成24年11月8日(2012.11.8)

(51)Int.Cl.		F I			テーマコード（参考）
H01L 21/302	***(2006.01)***	H01L	21/302	201A	5F004
H01L 31/04	***(2006.01)***	H01L	31/04	H	5F151

審査請求 有　請求項の数 14　OL　（全 17 頁）

(21)出願番号　特願2012-60148(P2012-60148)
(22)出願日　平成24年3月16日(2012.3.16)
(31)優先権主張番号　特願2011-76137(P2011-76137)
(32)優先日　平成23年3月30日(2011.3.30)
(33)優先権主張国　日本国(JP)

(71)出願人　000005821
パナソニック株式会社
大阪府門真市大字門真１００６番地
(74)代理人　100105050
弁理士　鷲田　公一
(72)発明者　谷口　泰士
大阪府門真市大字門真１００６番地　パナソニック株式会社内
(72)発明者　田辺　浩
大阪府門真市大字門真１００６番地　パナソニック株式会社内
(72)発明者　中山　一郎
大阪府門真市大字門真１００６番地　パナソニック株式会社内

最終頁に続く

(54)【発明の名称】テクスチャ形成面を有するシリコン基板、およびその製造方法

(57)【要約】
【課題】精密な形状加工され、低反射率のテクスチャ形成面を有するシリコン基板を提供すること、およびそれを用いて太陽電池を提供すること。
【解決手段】本発明によって、テクスチャを形成されたテクスチャ形成面を有する基板面方位（１００）のシリコン基板であって、前記テクスチャ形成面には、複数の逆錐状の凹部が形成され、かつ前記逆錐状の凹部の錐面は階段状であるシリコン基板を提供する。本発明のシリコン基板は、好ましくは、ガスエッチングによってテクスチャを形成することで得る。
【選択図】図１－２

図1B





図1C



【特許請求の範囲】
【請求項１】
テクスチャを形成されたテクスチャ形成面を有する基板面方位（１００）のシリコン基板であって、
前記テクスチャ形成面には、複数の逆錐状の凹部が形成され、かつ前記逆錐状の凹部の錐面は階段状である、シリコン基板。
【請求項２】
前記逆錐状の凹部は、逆四角錐状の凹部である、請求項１に記載のシリコン基板。
【請求項３】
前記逆錐状の凹部は、逆円錐状の凹部である、請求項１に記載のシリコン基板。
【請求項４】
前記逆錐状の凹部の開口径は、０．５～１０μｍである、請求項１～３の何れか一項に記載のシリコン基板。
【請求項５】
前記逆錐状の凹部の深さは、０．１～５μｍである、請求項１～３の何れか一項に記載のシリコン基板。
【請求項６】
前記逆錐状の錐面を構成する階段状の段差は、０．０１～１μｍである、請求項１に記載のシリコン基板。
【請求項７】
前記テクスチャ形成面における前記逆錐状の凹部の密度は、１～１００個/１００μｍ^{2}である、請求項１に記載のシリコン基板。
【請求項８】
前記シリコン基板のテクスチャ形成面への入射光（波長０．５～１０μｍ）の吸光率は８０％以上である、請求項１に記載のシリコン基板。
【請求項９】
請求項１に記載のシリコン基板を含み、前記テクスチャ形成面を受光面とする太陽電池。
【請求項１０】
請求項１に記載のシリコン基板の製造方法であって、
基板面方位（１００）のシリコン基板を用意するステップと、前記シリコン基板表面にエッチングガスを吹き付けるステップとを有し、
前記エッチングガスには、ClF_3，XeF_2，BrF_3，BrF_5およびNF_3からなる群から選ばれる一以上のガスが含まれる、製造方法。
【請求項１１】
前記エッチングガスには、分子中に酸素原子を含有するガスがさらに含まれる、請求項１０に記載の製造方法。
【請求項１２】
前記エッチングガスには、不活性ガスがさらに含まれる、請求項１０に記載の製造方法。
【請求項１３】
前記シリコン基板の温度を１３０℃以下に保持する、請求項１０に記載の製造方法。
【請求項１４】
前記シリコン基板のエッチングは、減圧環境下にて行われる、請求項１０に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テクスチャ形成面を有するシリコン基板と、その製造方法に関する。
【背景技術】

【０００２】
シリコン太陽電池（光電変換素子）などにおいて、シリコン基板の受光面にテクスチャと称される凹凸形状を設けて、入射光の反射を抑え、かつシリコン基板に取り込んだ光を外部に漏らさないようにしている。シリコン基板の表面へのテクスチャ形成は、一般的にアルカリ（ＫＯＨ）水溶液をエッチャントとするウェットプロセスにより行われている。ウェットプロセスによるテクスチャ形成は、後処理としてフッ化水素による洗浄工程や、熱処理工程などが必要とされる。そのため、シリコン基板表面を汚染する恐れがあるばかりか、コスト面からも不利な点があった。
【０００３】
しかも、ウェットプロセスにより形成できるシリコン基板表面のテクスチャは、一般的に逆ピラミッド状に窪んだ矩形の開口などに限定され（特許文献１などを参照）、反射抑制などの点から必ずしも最適な形状ではない場合がある。
【０００４】
一方で、シリコン基板の表面へのテクスチャ形成をドライプロセスにて行う方法も提案されている。例えば、１）プラズマによる反応性イオンエッチング（Reactive Ion Etching）といわれる手法を用いる方法、２）シリコン基板のある大気圧雰囲気下の反応室に、ClF_3，XeF_2，BrF_3およびBrF_5のいずれかのガスを導入することで、シリコン基板表面をエッチングする方法が提案されている（特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００－１５０９３７号公報
【特許文献２】特開平１０－３１３１２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述の通り、ウェットプロセスにより形成できるシリコン基板表面のテクスチャは、反射抑制などの点から必ずしも最適な形状ではない。つまり、反射率をより低下させるには、より精密な形状加工が求められる。より具体的にいえば、単にシリコン基板表面に窪みを形成するだけではなく；その窪みを形成する面自体にも凹凸形状を設けることで、さらに効果的に反射抑制が実現できる。
【０００７】
また前述の通り、シリコン基板表面のテクスチャの形成をドライプロセスにて行う方法も提案されている。しかしながら、当該手法によっては、所望のテクスチャ構造が得られない場合があった。その理由の一つは、ClF_3，XeF_2，BrF_3およびBrF_5などのガスはシリコン基板と発熱反応を起こし、シリコン基板の温度を上昇させて、異方的なエッチングができない場合があるためである。さらには、エッチングガスの組成も好適化されていなかったため、適切なテクスチャ構造が得られにくかった。
【０００８】
そこで本発明は、太陽電池のシリコン基板にとって適切であり、より反射率の低いテクスチャ形成面を有するシリコン基板を提供することを目的とする。さらに本発明は、太陽電池のシリコン基板にとって適切であり、より反射効率の低いテクスチャ形成面を有するシリコン基板を、ウェットエッチングではなく、ドライエッチングによって提供する方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
すなわち本発明は、以下に示すテクスチャ形成面を有するシリコン基板、およびそれを含む太陽電池に関する。
［１］テクスチャを形成されたテクスチャ形成面を有する基板面方位（１００）のシリコン基板であって、前記テクスチャ形成面には、複数の逆錐状の凹部が形成され、かつ前

記逆錐状の凹部の錐面は階段状である、シリコン基板。
［２］前記逆錐状の凹部は、逆四角錐状の凹部である、［１］に記載のシリコン基板。
［３］前記逆錐状の凹部は、逆円錐状の凹部である、［１］に記載のシリコン基板。
［４］前記逆錐状の凹部の開口径は、０．５～１０μｍである、［１］～［３］の何れかに記載のシリコン基板。
［５］前記逆錐状の凹部の深さは、０．１～５μｍである、［１］～［３］の何れか一項に記載のシリコン基板。
［６］前記逆錐状の錐面を構成する階段状の段差は、０．０１～１μｍである、［１］～［３］の何れか一項に記載のシリコン基板。
［７］前記テクスチャ形成面における前記逆錐状の凹部の密度は、１～１００個/１００μｍ^{2}である、［１］～［６］のいずれか一項に記載のシリコン基板。
［８］前記シリコン基板のテクスチャ形成面への入射光（波長０．５～１０μｍ）の吸光率は８０％以上である、［１］～［７］のいずれかに記載のシリコン基板。
【００１０】
［９］前記［１］～［８］の何れか一項に記載のシリコン基板を含み、前記テクスチャ形成面を受光面とする太陽電池。
【００１１】
また本発明は、以下に示すテクスチャ形成面を有するシリコン基板の製造方法に関する。
［１０］前記［１］に記載のシリコン基板の製造方法であって、
基板面方位（１００）のシリコン基板を用意するステップと、前記シリコン基板表面にエッチングガスを吹き付けるステップとを有し、
前記エッチングガスには、ClF_3，XeF_2，BrF_3，BrF_5およびNF_3からなる群から選ばれる一以上のガスが含まれる、製造方法。
［１１］前記エッチングガスには、分子中に酸素原子を含有するガスがさらに含まれる、［１０］に記載の製造方法。
［１２］前記エッチングガスには、不活性ガスがさらに含まれる、［１０］に記載の製造方法。
［１３］前記シリコン基板の温度を１３０℃以下に保持する、［１０］に記載の製造方法。
［１４］前記シリコン基板のエッチングは、減圧環境下にて行われる、［１０］に記載の製造方法。
【発明の効果】
【００１２】
本発明のシリコン基板はテクスチャ形成面を有しており、そのテクスチャ形成面での反射率が低く、吸光率が高い。よって、テクスチャ形成面を受光面とすることで、太陽電池用のシリコン基板として好適に用いられる。
【図面の簡単な説明】
【００１３】
【図１－１】本発明のシリコン基板のテクスチャ形成面の第一の例を示す。図１Ａは、テクスチャ形成面を模式的に示す図である。
【図１－２】本発明のシリコン基板のテクスチャ形成面の第一の例を示す。図１Ｂおよび図１Ｃは、実施例１で作製したテクスチャ形成面の電子顕微鏡写真（上面斜視）である。
【図２－１】本発明のシリコン基板のテクスチャ形成面の第二の例を示す。図２Ａは、テクスチャ形成面を模式的に示す図である。
【図２－２】本発明のシリコン基板のテクスチャ形成面の第二の例を示す。図２Ｂおよび図２Ｃは、実施例２で作製したテクスチャ形成面の電子顕微鏡写真（上面斜視、断面）である。
【図３】シリコン基板をドライエッチングしたが、所望のテクスチャ形成面が得られなかった例を示す。図３Ａおよび図３Ｂは、比較例１で作製したテクスチャ形成面の電子顕微

SEG Solar, EX1018, Page 237

鏡写真（上面斜視、断面）である。
【図４】シリコン基板をドライエッチングしたが、所望のテクスチャ形成面が得られなかった例を示す。図４Ａおよび図４Ｂは、比較例２で作製したテクスチャ形成面の電子顕微鏡写真（上面斜視、断面）である。
【図５】図５Ａは逆錐状の凹部を概念的に説明するシリコン基板の断面図であり、図５Ｂは逆錐状の凹部の錐面を概念的に説明するシリコン基板の断面拡大図である。
【図６】実施例で用いたテクスチャ形成装置の概要を示す。
【図７】図７Ａは、基板面方位（１００）のシリコン基板のテクスチャ未形成面（参考例）、比較例１で得られたシリコン基板の被エッチング面、および実施例１で得られたシリコン基板のテクスチャ形成面における反射率を示すグラフであり；図７Ｂは、基板面方位（１００）のシリコン基板のテクスチャ未形成面（参考例）、比較例１で得られたシリコン基板の被エッチング面、および実施例１で得られたシリコン基板のテクスチャ形成面における吸光率を示すグラフである。
【発明を実施するための形態】
【００１４】
１．テクスチャ形成面を有するシリコン基板について
本発明のシリコン基板は、基板表面にテクスチャが形成されていることを特徴とする。テクスチャが形成された基板表面を、テクスチャ形成面という。
【００１５】
シリコン基板は、単結晶シリコンであることが好ましく；ｐ型ドーピングされていてもよいし、ｎ型ドーピングされていてもよいし、真性シリコンであってもよい。いずれにしても、シリコン基板は、基板面方位（１００）のシリコン基板である。基板面方位（１００）以外の基板面方位を有するシリコン基板には、本発明におけるテクスチャ形成面が実現されにくい。
【００１６】
テクスチャ形成面とは、低反射表面を意味する。低反射表面とは、０．５～１．０μｍの波長の光に対する鏡面の反射率を１００％とした場合の反射率が、約２０％以下の表面であることが好ましく、約１０％以下の表面であることがより好ましく、実質的に反射率が０％の表面をいう。また、本発明のテクスチャ形成面を有するシリコン基板の吸光率（波長領域０．５～１．０μｍ）は、８０％以上であることが好ましく、８５％以上であることがより好ましい。吸光率は、積分球分光光度計にて測定することができ；式「吸光率（％）＝１００×｛入射光強度－（反射光強度＋透過光強度）｝/入射光強度」で求めることができる。
【００１７】
図５Ａは逆錐状の凹部を概念的に説明するシリコン基板の断面図である。例えばシリコン基板の（１００）面をエッチングして得られた、（１００）面と面方位が同一のテクスチャ形成面に凹部が形成されている。なお、エッチング制御により、シリコン基板の（１００）面とテクスチャ形成面は略同一となる場合がある。このように、具体的な本発明のテクスチャ形成面は、複数の逆錐状の凹部を有する。テクスチャ形成面には、複数の逆錐状の凹部が密集していることが好ましい。逆錐状とは、逆四角錐状、逆円錐状などを意味するが、特に限定されない。図１Ａには、逆四角錐（台）状の凹部が形成されたテクスチャ形成面が模式的に示され（上面斜視図）；図２Ａには、逆円錐状の凹部が形成されたテクスチャ形成面が模式的に示される（上面斜視図）。なお、複数の凹部は、それぞれ独立して形成されている必要はなく、例えば複数の凹部が尾根で連なるような形状をしていても構わない。
【００１８】
逆錐状の凹部とは、凹部の開口部から凹部の底面にむかって、その開口面積が減少していく窪みを意味する。「逆錐」とは、頂点を有する逆錐である必要はなく、頂点を有さない逆錐台をも含む。
【００１９】

逆錐状の凹部の開口部面の径Ｌ（図５Ａ参照）は、通常０．５～１０μｍであり、５～１０μｍであってもよい。凹部の開口部面の径Ｌとは、凹部の開口部面の最長径を意味する。複数の逆錐状の凹部が、同一の径Ｌを有している必要はなく、それぞれ異なる径を有していても構わない。

【００２０】

逆錐状の凹部の深さＤ（図５Ａ参照）は、通常０．１～５μｍであり、１～５μｍであってもよい。凹部の深さとは、凹部の開口部面から、凹部の最低面までの間隔を意味する。複数の逆錐状の凹部が、同一の深さＤを有している必要はなく、それぞれ異なる径を有していても構わない。

複数の逆錐状の凹部は不定形であることが好ましい。複数の逆錐状の凹部がそれぞれ異なる径Ｌや深さＤを有することで、均一の径Ｌや深さＤを有する逆錐状の凹部よりも、幅広い波長領域の光を吸収しやすくなるからである。

【００２１】

逆錐状の凹部の錐面は、階段状になっている。階段状の段差ｄ（図５Ｂ参照）は、０．０１～１μｍの範囲内にある。階段状の段の幅１（図５Ｂ参照）は、０．０１～１μｍの範囲内にあることが好ましい。複数の逆錐状の凹部は、同一の階段状の錐面を有している必要はなく、それぞれ異なる錐面を有していても構わない。

【００２２】

錐面が階段状になっていることが、本発明のシリコン基板のテクスチャ形成面の特徴の一つである。すなわち、従来のウェットエッチング法によって、逆四角錘状の凹部を有するテクスチャ形成面を得ることはできたが、本発明のように錐面を階段状にすることはできなかった。

【００２３】

テクスチャ形成面には、複数の逆錐状の凹部があるが；複数の逆錐状の凹部は、それぞれ別個の形状を有していてもよい。また、テクスチャ形成面における凹部の密度は、単位面積（１００μｍ^2）あたり１～１００個であることが好ましい。なお、凹部が逆四角錐や逆円錐の場合はその頂点の数を、凹部が逆四角錐台や逆円錐台の場合はその底面の数を、数えるものとする。

【００２４】

上記の通り、テクスチャ形成面には複数の逆錐状の凹部があるが、それとともに、それ以外の形状が形成されていても構わない。例えば、錐面が階段状ではなく平坦な逆錐状の凹部があってもよいし、逆錐状ではない凹部があっても構わない。

【００２５】

また、シリコン基板表面の全面にテクスチャが形成されていてもよく、その一部にテクスチャが形成されていてもよい。例えば、本発明のシリコン基板を太陽電池用のシリコン基板として用いる場合に、受光面側に配置する表面電極（コネクタ電極,バー電極,グリッド電極などを含む）を配置する領域には、テクスチャを形成することなく、平坦状にされていることが好ましい。

【００２６】

２．テクスチャ形成面を有するシリコン基板の製造方法について

本発明のシリコン基板の製造方法は、基板面方位（１００）のシリコン基板を用意するステップと、シリコン基板にエッチングガスを吹き付けるステップとを含む。好ましくは、シリコン基板に冷却ガスを吹き付けるステップをさらに含み；エッチングガスを吹き付けるステップと冷却ガスを吹き付けるステップとを交互に繰り返してもよい。

【００２７】

基板面方位（１００）のシリコン基板とは、主面方位が（１００）面である単結晶シリコン基板である。シリコン基板は半導体ウェハであってもよいし、他の基板に積層された半導体層であってもよい。いずれにしても、主方位面である（１００）面にテクスチャを形成する。

【００２８】

SEG Solar, EX1018, Page 239

また、用意するシリコン基板は、真性シリコンであってもよく、ｐ型またはｎ型にドーピングされたシリコンであってもよい。太陽電池用のシリコン基板を得る場合には、ｐ型にドーピングされたシリコン基板を用意することが多い。

【００２９】

シリコン基板へのエッチングガスの吹き付けは、大気圧から８０ＫＰａの減圧下にて行われることが好ましく、さらに３０ＫＰａ以下であることが好ましく、２０ＫＰａ以下であることがより好ましく、１０ＫＰａ以下であることがさらに好ましく、５０ＫＰａ以下であってもよい。より減圧条件下でエッチングを行うほど緻密な形状が得られるが、圧力が高いほうが緻密な形状が得られやすい。

【００３０】

エッチングガスには、少なくともＣｌＦ$_3$，ＸｅＦ$_2$，ＢｒＦ$_3$，ＢｒＦ$_5$およびＮＦ$_3$のうちの少なくとも一つのガス（「フッ素含有ガス」とも称する）を含む。エッチングガスに含まれるフッ素含有ガスは、これらのガスの２種以上の混合ガスであってもよい。

【００３１】

フッ素含有ガスの分子は、シリコン基板の表面に物理吸着して、エッチングサイトに移動する。エッチングサイトに到達したガス分子は分解し、シリコンと反応して揮発性のフッ素化合物を生成する。それにより、シリコン基板表面がエッチングされ、テクスチャが形成される。

【００３２】

エッチングガスには、フッ素含有ガスとともに、さらに不活性ガスが含まれていることが好ましい。不活性ガスとは、窒素ガス、アルゴンやヘリウムなどであり、シリコンとの反応性のないガスであればよい。エッチングガスに含まれる不活性ガスは、２種以上のガスの混合ガスであってもよい。

【００３３】

エッチングガスにおける不活性ガスの合計濃度（体積濃度）は、フッ素含有ガスの合計濃度に対して、３倍以上であることが好ましく、１０倍以上または２０倍以上であってもよい。

【００３４】

エッチングガスにおける不活性ガスの濃度が低く、フッ素含有ガスの濃度が相対的に高くなると、シリコン基板表面を等方的にエッチングしやすくなる場合があり、シリコン基板表面に所望のテクスチャが形成しにくいことがある。

【００３５】

さらに、エッチングガスには、フッ素含有ガスとともに、その分子内に酸素原子を含有するガスが含まれていることが好ましい。酸素原子を含有するガスとは、典型的には酸素ガス（Ｏ$_2$）であるが、二酸化炭素（ＣＯ$_2$）や二酸化窒素（ＮＯ$_2$）などであってもよい。

【００３６】

エッチングガスにおける酸素原子含有ガスの濃度（体積濃度）は、フッ素含有ガスの合計濃度の２倍超であることが好ましく、４倍以上であることがより好ましい。また、エッチングガスにおける酸素原子含有ガスの濃度（体積濃度）は、フッ素含有ガスと不活性ガスとの合計濃度に対して、３０～８０％であることが好ましい。エッチングガスにおける酸素原子含有ガスの濃度が低すぎると、オーバーエッチングによって所望のテクスチャが得られない場合がある。

【００３７】

エッチングガスにおける、フッ素含有ガスの合計濃度に対する酸素原子含有ガスの濃度（体積濃度）が比較的低いと、逆四角錐状の凹部からなるテクスチャ（図１参照）がシリコン基板表面に形成されやすい。一方、エッチングガスにおける、フッ素含有ガスの濃度に対する酸素原子含有ガスの濃度（体積濃度）が比較的高いと、逆円錐状の凹部からなるテクスチャがシリコン基板表面に形成されやすい。

【００３８】

SEG Solar, EX1018, Page 240

エッチングガスに酸素原子含有ガスを含ませることで、太陽電池のテクスチャとして適切な凹凸形状を、半導体基板表面に形成することができる。その理由は、特に限定されないが、例えばClF_3ガスがシリコン表面に物理吸着すると、シリコンと反応してSiF_4となってガス化する。このとき、シリコンネットワーク構造のダングリングボンドに酸素原子がターミネートすることで、Ｓｉ－Ｏ結合が部分的に構成される。それにより、エッチングされやすい領域（Ｓｉ－Ｓｉ）と、エッチングされにくい領域（Ｓｉ－Ｏ）とができる。そのエッチングレートの差でケミカルな反応が促進され、形状制御が可能となると考えられる。

【００３９】

本発明のシリコン基板の製造方法では、エッチング中のシリコン基板の温度を低温に維持することが重要である。シリコン基板の温度は、１３０℃以下に維持することが好ましく、１００℃以下に維持することがより好ましく、８０℃以下に維持することがさらに好ましい。シリコン基板の温度を低温に維持するために、シリコン基板を載置するステージの温度を室温程度（２５℃）以下に維持することが好ましい。

【００４０】

前記の通り、本発明のシリコン基板の製造方法は、シリコン基板に冷却ガスを吹き付けるステップを含んでいてもよい。冷却ガスとは、前述の不活性ガスと同様であり、窒素ガス、アルゴンやヘリウムなどを意味する。エッチングガスとの反応によって発熱したシリコン基板に冷却ガスを吹き付けることによって、発熱した基板を冷却する。

【００４１】

本発明のシリコン基板の製造方法において、シリコン基板にエッチングガスを吹き付けるステップと、冷却ガスを吹き付けるステップとを交互に繰り返してもよい。シリコン基板にエッチングガスを吹き付けるステップのプロセス時間を制御することで、基板温度を低温に維持する。プロセス時間は特に限定されないが、１分間～１０分間程度であればよい。シリコン基板にエッチングガスを吹き付けるステップの後に、冷却ガスを吹き付けて基板温度を低下させて、再びシリコン基板にエッチングガスを吹き付ければよい。

【００４２】

エッチングガスによって、シリコン基板表面に所望のテクスチャが形成されたら、シリコン基板に残存したエッチングガスまたはその分解物を除去することが好ましい。例えば、シリコン基板を水素ガス雰囲気下において、残留したフッ素成分を除去してもよい。

【００４３】

３．テクスチャ形成面を有するシリコン基板の用途

このように、本発明のシリコン基板は、太陽電池用のシリコン基板として用いられることが好ましい。太陽電池用のシリコン基板とするには、シリコン基板のテクスチャ形成面にエミッタ層を形成してｐｎ接合を形成することが好ましい。例えば、ｐ型シリコン基板にテクスチャ形成面を形成した場合には、オキシ塩化リンガス雰囲気中でテクスチャ形成面を加熱して、テクスチャ形成面にｎ型エミッタ層を形成し、ｐｎ接合を形成する。さらに、エミッタ層に反射防止層を積層することで、太陽電池としての反射率をさらに低下させることができ、光電変換率が向上する。反射防止層とは、窒化シリコン膜、酸化シリコン膜、酸化チタン膜などである。

【００４４】

さらに、テクスチャ形成面である受光面に表面電極を配置し、非受光面に裏面電極を配置することで、太陽電池が得られる。もちろん、太陽電池の態様が上述したものに限定されるわけではない。

【実施例】

【００４５】

図６には、実施例で用いたテクスチャ形成装置の概要が示される。図６Ａは、テクスチャ形成装置１０の外観斜視図であり；図６Ｂは、減圧チャンバ２０内を透視した斜視図である。図６ＡＢに示されるテクスチャ形成装置１０は、減圧チャンバ２０内に、エッチングガスを噴出するノズル３０と、冷却ガスを噴出するノズル４０と、シリコン基板１００

SEG Solar, EX1018, Page 241

を載置するためのステージ５０と、を有する。ノズル３０は、エッチングガス供給配管３１に接続しており；ノズル４０は、冷却ガス供給配管４１に接続している。ステージ５０に載置されたシリコン基板１００に、エッチングガスと冷却ガスとを吹き付けることで、テクスチャ形成面を有するシリコン基板を製造した。

【００４６】

［実施例１］

図６に示されるテクスチャ形成装置１０のステージ５０に、基板面方位（１００）のシリコン基板１００を載置した。シリコン基板１００の基板面の面積は、１２５ｍｍ×１２５ｍｍである。ステージ５０の温度を２５℃に設定した。減圧チャンバ２０内の圧力を３０ＫＰａに調整した後、ノズル３０からのエッチングガスを３分間かけてシリコン基板１００の表面全体に吹き付けた。吹き付けたエッチングガスの組成は「$ClF_3/O_2/N_2$＝５０～５００ｃｃ/２０００ｃｃ/２０００～５０００ｃｃ」とした。窒素量は、２０００～５０００ｃｃの範囲内であれば、いずれの場合にもほぼ同様のテクスチャが得られた。

【００４７】

得られたシリコン基板のテクスチャ形成面を図１に示す。図１Ｂおよび図１Ｃに示される通り、逆四角錐状の凹部が密集して形成されており、しかも、その錐面は階段状になっていることがわかる。図１Ａは、それを模式的に示す図である。

【００４８】

［比較例１］

図６に示されるテクスチャ形成装置１０のステージ５０に、基板面方位（１００）のシリコン基板１００を載置した。シリコン基板１００の基板面の面積は、１２５ｍｍ×１２５ｍｍである。ステージ５０の温度を５０℃に設定した。減圧チャンバ２０内の圧力を９０ＫＰａに調整した後、ノズル３０からのエッチングガスを３分間かけてシリコン基板１００の表面全体に吹き付けた。吹き付けたエッチングガスの組成は「$ClF_3/O_2/N_2$＝５００ｃｃ/２０００ｃｃ/２０００～５０００ｃｃ」とした。

【００４９】

得られたシリコン基板のテクスチャ形成面を図３に示す。図３に示されるとおり、表面が粗面化されていることは確認できるが、逆錘状の凹部が形成されておらず、もちろん階段状の錐面も確認できない。これは、ステージ５０の温度を５０℃と高めに設定したため、シリコン基板の温度を低温に維持できなかったためであると考えられる。

【００５０】

［実施例２］

図６に示されるテクスチャ形成装置１０のステージ５０に、基板面方位（１００）のシリコン基板１００を載置した。シリコン基板１００の基板面の面積は、１２５ｍｍ×１２５ｍｍである。ステージ５０の温度を２５℃に設定した。減圧チャンバ２０内の圧力を９０ＫＰａに調整した後、ノズル３０からのエッチングガスを２分間かけてシリコン基板１００の表面全体に吹き付け、その後、ノズル４０からの冷却ガスを２分間かけて吹きつけた。エッチングガスの吹き付けと、冷却ガスの吹き付けとを、交互に３回ずつ繰り返した。１回あたりに吹き付けたエッチングガスの組成は「$ClF_3/O_2/N_2$＝１００ｃｃ/２０００ｃｃ/２０００～５０００ｃｃ」とした。冷却ガスは、N_2とした。

【００５１】

得られたシリコン基板のテクスチャ形成面を図２に示す。図２Ｂに示される通り、逆円錐状の凹部が密集して形成されており、かつ、図２Ｃに示される通り、その錐面は階段状になっていることがわかる。図２Ａは、それを模式的に示す図である。

【００５２】

［比較例２］

図６に示されるテクスチャ形成装置１０のステージ５０に、基板面方位（１００）のシリコン基板１００を載置した。シリコン基板１００の基板面の面積は、１２５ｍｍ×１２５ｍｍである。ステージ５０の温度を２５℃に設定した。減圧チャンバ２０内の圧力を９

SEG Solar, EX1018, Page 242

０ＫＰａに調整した後、ノズル３０からのエッチングガスを３分間かけてシリコン基板１００の表面全体に吹き付け、その後、ノズル４０からの冷却ガスを３分間かけて吹きつけた。エッチングガスの吹き付けと、冷却ガスの吹き付けとを、交互に３回ずつ繰り返した。１回あたりに吹き付けたエッチングガスの組成は「$ClF_3/O_2/N_2$＝１０００ｃｃ/２０００ｃｃ/２０００～５０００ｃｃ」とした。冷却ガスは、N_2とした。

【００５３】

得られたシリコン基板のテクスチャ形成面を図４に示す。図４に示される通り、表面の一部に孔が形成されているが、逆錘状の凹部が形成されておらず、もちろん階段状の錐面も確認できない。これは、エッチングガス中のClF_3の濃度が高すぎるために、オーバーエッチングされたためであると考えられる。

【００５４】

実施例１で得られたシリコン基板のテクスチャ形成面での反射率と吸光率とを測定した。また、比較例１で得られたシリコン基板の被エッチング面での反射率と吸光率とを測定した。さらに、参考例として、基板面方位（１００）のシリコン基板のテクスチャ未形成面での反射率と吸光率とを測定した。反射率および吸光率の測定は、積分球分光光度計（Ｕ４０００,日立ハイテクフィールディング）にて行った。

【００５５】

図７Ａは、各反射率の測定結果を示すグラフであり、図７Ｂは、各吸光率の測定結果を示すグラフである。図７Ａおよび図７Ｂに示されるように、実施例１のシリコン基板のテクスチャ形成面での反射率（波長５００ｎｍ～１０００ｎｍ）は２０％以下に抑制されており、かつ吸光率（波長５００ｎｍ～１０００ｎｍ）は８０％以上にまで高められている。一方で、比較例１の反射率および吸光率は、参考例の反射率および吸光率と大きく変化していない。

【産業上の利用可能性】

【００５６】

本発明のシリコン基板はテクスチャ形成面を有しており、その反射率が低い。よって、テクスチャ形成面を受光面とすることで、太陽電池用のシリコン基板として好適に用いられる。それにより、太陽電池の光電変換率の向上に寄与する。

【符号の説明】


【００５７】

１０　テクスチャ形成装置
２０　減圧チャンバ
３０　エッチングガスを噴出するノズル
３１　エッチングガス供給配管
４０　冷却ガスを噴出するノズル
４１　冷却ガス供給配管
５０　ステージ
１００　シリコン基板

SEG Solar, EX1018, Page 243


【図１－１】

図1A



【図２－１】

図2A



【図５】

図5A





図5B



【図６】

図6A





図6B



【図７】

図7A





図7B



【図１－２】

図1B


10,000x 1.00μm WD:15.7mm 10kV 2011/01/31 14:19:38 S

図1C


10,000x 1.00μm WD:15.7mm 10kV 2011/01/31 14:20:57 S

【図２－２】

図2B



10,000x 1.00μm WD:15.3mm 10kV 2011/01/18 14:33:56 S

図2C



10,000x 1.00μm WD:11.1mm 10kV 2011/01/18 14:41:57 S

【図３】

図3A


10,000x 1.00μm WD:15.4mm 10kV 2011/01/14 11:37:36 S

図3B


10,000x 1.00μm WD:11.3mm 10kV 2011/01/14 11:58:30 S

【図４】

図4A


500x 20.0μm WD:15.0mm 10kV 2011/01/14 17:14:11 S

図4B


200x 50.0μm WD:11.2mm 10kV 2011/01/14 17:09:03 S

フロントページの続き

(72)発明者　新井　康司
大阪府門真市大字門真１００６番地　パナソニック株式会社内
(72)発明者　参川　茂
大阪府門真市大字門真１００６番地　パナソニック株式会社内

Ｆターム(参考) 5F004 BA19 CA02 CA04 DA17 DA19 DA26 DA28 DB01 EA38
5F151 AA02 CB22 GA04 CA15

Espacenet

Bibliographic data: WO2013186945 (A1) — 2013-12-19

SOLAR CELL AND METHOD FOR MANUFACTURING SAME

Inventor(s): NISHIYAMA AYA [JP]; FUCHIGAMI HIROYUKI [JP]; TOKIOKA HIDETADA [JP] ± (NISHIYAMA, AYA, ; FUCHIGAMI, HIROYUKI, ; TOKIOKA, HIDETADA)

Applicant(s): MITSUBISHI ELECTRIC CORP [JP]; NISHIYAMA AYA [JP]; FUCHIGAMI HIROYUKI [JP]; TOKIOKA HIDETADA [JP] ± (MITSUBISHI ELECTRIC CORPORATION, ; NISHIYAMA, AYA, ; FUCHIGAMI, HIROYUKI, ; TOKIOKA, HIDETADA)

Classification: **- international:** ***H01L31/04***
- cooperative: **H01L31/02168 (EP, US)**; **H01L31/02363 (EP, CN, US)**; **H01L31/03685 (EP, US)**; **H01L31/0747 (EP, CN, US)**; **H01L31/186 (EP, US)**; Y02E10/545 (EP, US); Y02E10/548 (EP, US); Y02P70/50 (EP, US)


Application number: WO2012JP76642 20121015 Global Dossier

Priority number(s): JP20120133949 20120613

Also published as: CN104350607 (A) CN104350607 (B) JP5868503 (B2) JPWO2013186945 (A1) US2015068594 (A1) more

Abstract of WO2013186945 (A1)

The purpose of the present invention is to provide a solar cell, which suppresses generation of defects, and which has high photoelectric conversion efficiency. This solar cell is provided with: a silicon substrate formed of a single crystal or the like of an n-type single crystal silicon substrate (1) having pyramid-shaped recessed and projecting sections (P) formed thereon; and an amorphous or fine crystal semiconductor layer, which is film-formed on the single crystal silicon substrate. Flat portions (F) are formed at the valley parts of the pyramid-shaped recessed and projecting sections (P) that are provided on the surface of the single crystal silicon substrate. With such configuration, a sharp angle of 70-85° of the recessed sections formed of substantially a (111) plane can be widened to 115-135°. Consequently, an atomic step-shaped shape change due to a rounded shape can be



SEG Solar, EX1018, Page 251

eliminated, and epitaxial growing and defects in the amorphous or fine crystal semiconductor layer can be suppressed.

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2013 年 12 月 19 日(19.12.2013)

WIPO | PCT

(10) 国際公開番号
WO 2013/186945 A1

(51) 国際特許分類:
H01L 31/04 (2006.01)

(21) 国際出願番号: PCT/JP2012/076642

(22) 国際出願日: 2012 年 10 月 15 日(15.10.2012)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2012-133949 2012 年 6 月 13 日(13.06.2012) JP

(71) 出願人 (米国を除く全ての指定国について): 三菱電機株式会社 (MITSUBISHI ELECTRIC CORPORATION) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目７番３号 Tokyo (JP).

(72) 発明者; および

(71) 出願人 (米国についてのみ): 西山 綾 (NISHIYAMA, Aya) [—/JP]; 〒1008310 東京都千代田区丸の内二丁目７番３号 三菱電機株式会社内 Tokyo (JP). 渕上 宏幸 (FUCHIGAMI, Hiroyuki) [—/JP]; 〒1008310 東京都千代田区丸の内二丁目７番３号 三菱電機株式会社内 Tokyo (JP). 時岡 秀忠 (TOKIOKA, Hidetada) [—/JP]; 〒1008310 東京都千代田区丸の内二丁目７番３号 三菱電機株式会社内 Tokyo (JP).

(74) 代理人: 酒井 宏明 (SAKAI, Hiroaki); 〒1006020 東京都千代田区霞が関三丁目２番５号 霞が関ビルディング 酒井国際特許事務所 Tokyo (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) **Title**: SOLAR CELL AND METHOD FOR MANUFACTURING SAME

(54) 発明の名称 : 太陽電池およびその製造方法



(57) **Abstract**: The purpose of the present invention is to provide a solar cell, which suppresses generation of defects, and which has high photoelectric conversion efficiency. This solar cell is provided with: a silicon substrate formed of a single crystal or the like of an n-type single crystal silicon substrate (1) having pyramid-shaped recessed and projecting sections (P) formed thereon; and an amorphous or fine crystal semiconductor layer, which is film-formed on the single crystal silicon substrate. Flat portions (F) are formed at the valley parts of the pyramid-shaped recessed and projecting sections (P) that are provided on the surface of the single crystal silicon substrate. With such configuration, a sharp angle of 70-85° of the recessed sections formed of substantially a (111) plane can be widened to 115-135°. Consequently, an atomic step-shaped shape change due to a rounded shape can be eliminated, and epitaxial growing and defects in the amorphous or fine crystal semiconductor layer can be suppressed.

(57) 要約: 欠陥の発生を抑制し、光電変換効率の高い太陽電池を得ることを目的とする。この太陽電池はピラミッド状の凹凸部Ｐが形成されたｎ型単結晶シリコン基板１単結晶等のシリコン基板と、この単結晶シリコン基板上に成膜された非晶質あるいは微結晶半導体層と、を備え、前記単結晶シリコン基板の表面に設けられたピラミッド状の凹凸部Ｐの谷部に平坦部Ｆが形成されている。この構成により、略〈１１１〉面によって形成される７０～８５°の急峻な凹部角度を１１５～１３５°に広角化することができる。従って、丸め形状に起因した原子ステップ状の形状変化をなくすことができ、非晶質あるいは微結晶半導体層中のエピタキシャル成長、および、欠陥を抑制することができる。

WO 2013/186945 A1

添付公開書類:

— 国際調査報告（条約第 21 条(3)）

明 細 書

発明の名称 ： 太陽電池およびその製造方法

技術分野

[0001] 本発明は、太陽電池およびその製造方法に関し、特に、反射防止構造を構成するテクスチャ構造を有する結晶系のシリコン基板を用いた太陽電池およびその製造方法に関する。

背景技術

[0002] 入射した光を光電変換部で電気に変換する太陽電池では、表面での光反射が大きいと太陽電池内部に入射する光が減少して、得られる電力も少なくなる。従って、太陽電池の光電変換効率を高めるには、表面での光反射率を低減し、より多くの光を取り込むことが重要となる。光反射率の低減には、例えば太陽電池の表面に反射防止膜を設けることが有効である。

[0003] しかし、反射防止膜を用いても入射光の数％の反射による損失が生じるため、さらに太陽電池の表面にテクスチャと呼ばれる微小な凹凸を形成して、光閉じ込め効果による反射率低減を図っている。

[0004] 例えば、単結晶シリコンは、アルカリ溶液を用いて異方性エッチングを行うことで、テクスチャとしてランダムなピラミッド形状の凹凸構造を容易に形成可能である。これらの方法によって太陽電池の表面での光反射率を大幅に低減することが可能であるが、更なる反射率の低減を実現する方法として、ピラミッド型の開口部が規則的に配置されたテクスチャ構造が知られている。ピラミッド型の開口部の製造方法としては、単結晶シリコンの表面にエッチングマスクを形成し、このエッチングマスクを介して異方性エッチングを行う方法が知られている。このように、受光面にピラミッド型のテクスチャを規則的に設けることにより、ランダムに設けられたテクスチャに比べ、多重散乱による光閉じ込めの効果をより高めることができる。

[0005] 従来、単結晶シリコン基板などの結晶系シリコン基板を用いる太陽電池では、シリコン（１００）基板の表面を、異方性エッチングによって、エッチ

ングすることにより、（１１１）面に起因したピラミッド状の凹凸形状（テクスチャ）を形成する。

[0006] 一方、単結晶シリコン基板上に非晶質シリコン層或いは微結晶シリコン層を積層し、ＰＮ接合を形成したヘテロ接合型太陽電池技術が開示されている（特許文献１）。しかし、このようなヘテロ構造においては、ヘテロ接合界面に欠陥が多く発生し、高い変換効率が得られないという問題があった。そこで、単結晶シリコン基板と非晶質シリコン基板との間に薄い真性非晶質シリコン層を挟み、ヘテロ接合界面での欠陥を低減した構造の太陽電池技術が開示されている（特許文献２）。

[0007] 上記のような太陽電池構造では、シリコン基板に形成されたピラミッド状の急峻な凹凸形状のため、基板上に成膜される非晶質シリコン層に欠陥が発生したり、膜厚の不均一性が発生したりするという問題があり、出力特性の低下を招いていた。そこで、特許文献３では、ピラミッド状凹凸付き基板に等方性エッチング処理を実施し、谷部に丸みを持たせることで上記問題を解決する技術が開示されている。

先行技術文献

特許文献

[0008] 特許文献1：特開昭５９－１７５１７０号公報

特許文献2：特公平７－９５６０３号公報

特許文献3：特許第３２７１９９０号公報

発明の概要

発明が解決しようとする課題

[0009] しかしながら、鋭意検討した結果、特許文献３のようにテクスチャの谷を丸めても性能向上が実現できない場合があることを見出した。これはテクスチャの谷の底部形状を丸めることで、原子ステップ上の形状変化が出現するため、テクスチャ底部において非晶質シリコン層がエピタキシャル成長し易くなる。また底部に（１００）面が出現するため、非晶質シリコン層がエピ

タキシャル成長し易く、欠陥が形成され易くなるためであると考えられる。そこで、本発明は、テクスチャ構造の谷の形状に起因する特性劣化を再現性良く低減することのできる太陽電池およびその製造方法を得ることを目的とする。

課題を解決するための手段

[0010] 上述した課題を解決し、目的を達成するために、本発明は、表面に多数のピラミッド状の凹凸部が形成された第１導電型の結晶系シリコン基板の表面に第２導電型の半導体層が形成された結晶系太陽電池であって、前記結晶系シリコン基板の表面に設けられたピラミッド状の凹凸部の谷部が平坦部を有すること、を特徴とする。

発明の効果

[0011] この発明によれば、ピラミッド状の凸部の谷部に平坦部をもつようにしているため、既存の技術に比べ、開放電圧（Ｖｏｃ）および曲線因子（Ｆ．Ｆ．）を向上することができ、結晶系太陽電池の谷の形状に起因する特性の劣化を低減し、出力特性を向上することができるという効果を奏する。

図面の簡単な説明

[0012] [図1]図１は、本発明の実施の形態１による結晶系シリコン太陽電池の概略構成図である。

[図2-1]図２－１は、本発明の実施の形態１の結晶系シリコン太陽電池のｎ型単結晶シリコン基板の断面イメージ図である。

[図2-2]図２－２は、本発明の実施の形態１の結晶系シリコン太陽電池のｎ型単結晶シリコン基板の平面イメージ図である。

[図3]図３は、本発明の実施の形態１の結晶系シリコン太陽電池のｎ型単結晶シリコン基板の谷部断面ＴＥＭ像を示す図である。

[図4]図４は、本発明の実施の形態１による結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明するフローチャートである。

[図5-1]図５－１は、本発明の実施の形態１の結晶系シリコン太陽電池の製造

方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

[図5-2]図５－２は、本発明の実施の形態１の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

[図5-3]図５－３は、本発明の実施の形態１の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

[図5-4]図５－４は、本発明の実施の形態１の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

[図6-1]図６－１は、このテクスチャ構造を有するｎ型単結晶シリコン基板を用いた本発明の実施の形態１の結晶系シリコン太陽電池の製造工程を示す工程断面図である。

[図6-2]図６－２は、このテクスチャ構造を有するｎ型単結晶シリコン基板を用いた本発明の実施の形態１の結晶系シリコン太陽電池の製造工程を示す工程断面図である。

[図6-3]図６－３は、このテクスチャ構造を有するｎ型単結晶シリコン基板を用いた本発明の実施の形態１の結晶系シリコン太陽電池の製造工程を示す工程断面図である。

[図6-4]図６－４は、このテクスチャ構造を有するｎ型単結晶シリコン基板を用いた本発明の実施の形態１の結晶系シリコン太陽電池の製造工程を示す工程断面図である。

[図6-5]図６－５は、このテクスチャ構造を有するｎ型単結晶シリコン基板を用いた本発明の実施の形態１の結晶系シリコン太陽電池の製造工程を示す工程断面図である。

[図7]図７は、異方性エッチングによって凹凸加工された結晶シリコン基板の平面イメージ図である。

[図8]図８は、異方性エッチングによって形成されたピラミッド状凹凸部の谷部断面ＴＥＭ像を示す図である。

[図9]図９は、異方性エッチングによって形成されたピラミッド状凹凸部に、等方性エッチングを実施した場合の谷部断面ＴＥＭ像を示す図である。

[図10-1]図１０－１は、本発明の実施の形態１による規格化反射率と規格化Ｖｏｃの関係を示すグラフである。

[図10-2]図１０－２は、本発明の実施の形態１による、谷部平坦部長と規格化Ｖｏｃの関係を示すグラフである。

[図11-1]図１１－１は、このテクスチャ構造を有するｐ型単結晶シリコン基板を用いた本発明の実施の形態２の結晶系シリコン太陽電池の製造工程を示す工程断面図である。

[図11-2]図１１－２は、このテクスチャ構造を有するｐ型単結晶シリコン基板を用いた本発明の実施の形態２の結晶系シリコン太陽電池の製造工程を示す工程断面図である。

[図11-3]図１１－３は、このテクスチャ構造を有するｐ型単結晶シリコン基板を用いた本発明の実施の形態２の結晶系シリコン太陽電池の製造工程を示す工程断面図である。

[図12-1]図１２－１は、本発明の実施の形態３の結晶系シリコン太陽電池のｎ型単結晶シリコン基板の断面イメージ図である。

[図12-2]図１２－２は、本発明の実施の形態３の結晶系シリコン太陽電池のｎ型単結晶シリコン基板の平面イメージ図である。

[図13]図１３は、本発明の実施の形態３による結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明するフローチャートである。

[図14-1]図１４－１は、本発明の実施の形態３の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

[図14-2]図１４－２は、本発明の実施の形態３の結晶系シリコン太陽電池の

製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

[図14-3]図１４－３は、本発明の実施の形態３の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

[図14-4]図１４－４は、本発明の実施の形態３の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

[図14-5]図１４－５は、本発明の実施の形態３の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

[図14-6]図１４－６は、本発明の実施の形態３の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。

発明を実施するための形態

[0013] 以下に、本発明にかかる太陽電池およびその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。

[0014] 実施の形態１．

図１は、本発明にかかる太陽電池の実施の形態１の結晶系シリコン太陽電池の概略構成を示す図である。図２－１、図２－２は、この太陽電池を構成する結晶系シリコン基板としての、ｎ型単結晶シリコン基板１の断面イメージ図および、平面イメージ図を示す図である。このシリコン太陽電池は、結晶系のシリコン基板として、比抵抗が１～１０Ω・ｃｍで、主表面が（１００）面で構成され、厚みが５０μｍ以上３００μｍ以下のｎ型単結晶シリコン基板１を用いたものである。このｎ型単結晶シリコン基板１の表面に、谷

部の頂点が平坦部Ｆを構成するピラミッド状の凹凸部Ｐが多数個ランダムに配列されている。この凹凸部Ｐは、谷部に平坦部Ｆを有するピラミッド状をなし、ピラミッド形状が有する４つの底辺のうち３辺以上で平坦部Ｆを有する構成となっている。Ｓはピラミッド状の凸部の側面を示す。このｎ型単結晶シリコン基板１の表面は、凹凸部Ｐを有しているが、実際には、（１００）表面にピラミッド状の凸部が重なり合いながら配置された構成と考えることができる。

[0015] そしてこのテクスチャの形成されたｎ型単結晶シリコン基板１の両側の表面にｉ型の非晶質シリコン層２ａ，２ｂが形成されている。ｉ型非晶質シリコン層２ａ上には厚さが約５ｎｍのｐ型非晶質シリコン層３が成膜されている。ｉ型非晶質シリコン層２ｂ上には厚さが約５ｎｍのｎ型非晶質シリコン層４が成膜されている。ここで、ｉ型非晶質シリコン層２ａ，２ｂは、基板表面の欠陥を修復し光電変換効率を向上するのに作用する。また、ｉ型非晶質シリコン層２ｂを介して形成されるｎ型非晶質シリコン４は、発生したキャリアを効率良く捕獲するためのＢＳＦ（Ｂａｃｋ　Ｓｕｒｆａｃｅ　Ｆｉｅｌｄ）層であるが、これらｉ型非晶質シリコン層２ａ，２ｂおよびｎ型非晶質シリコン４は必ずしも形成されなければいけないわけではない。また、テクスチャ構造については受光面側のみに形成してもよい。

[0016] なお、ｐ型非晶質シリコン層３上に厚みが約７０ｎｍのＩＴＯ（酸化インジウム錫）などの透光性電極５ａが形成され、前記透光性電極５ａ上には銀（Ａｇ）からなる厚みが約６０μｍの集電電極６が形成されている。一方、ｎ型非晶質シリコン層４上には、透光性電極５ｂを介して厚み約３００ｎｍの銀（Ａｇ）からなる裏面電極７が全面に形成されている。

[0017] 本発明の実施の形態１による凹凸加工されたｎ型単結晶シリコン基板１の断面イメージ図を図２－１に、平面イメージ図を図２－２に示す。また、このｎ型単結晶シリコン基板１の谷部の断面ＴＥＭ像を図３に示す。図２－１および図２－２に示すように、四角推を基本とするテクスチャ構造の凹凸部Ｐの谷部の底部間の隙間のほぼすべてに微細な幅の平坦部Ｆが形成される、

言い換えれば、ほとんどのテクスチャの谷部の４辺が細い平坦部で囲まれることがわかる。ここで平坦部Ｆは太線で示されている領域である。また図３により、ｎ型単結晶シリコン基板（シリコン基板）１の谷部に平坦部Ｆを形成することによって、凹部角度が１１５～１３５°に広角化され、かつ、原子ステップ状の形状変化が形成されていないことが確認できる。なおここでＭは観察用の保護膜である。

[0018] 次に、本発明の実施の形態１による結晶系シリコン太陽電池の製造方法を説明する。図４は本発明の実施の形態１の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明するフローチャートである。図５－１～図５－４は、本発明の実施の形態１の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する工程断面図である。図６－１～図６－５は、このテクスチャ構造を有するｎ型単結晶シリコン基板を用いた結晶系シリコン太陽電池の製造工程を示す工程断面図である。

[0019] 本実施の形態の太陽電池の製造方法では、耐エッチング膜を形成することなく、直接、第１導電型の結晶系シリコン基板の（１００）表面に、エッチングを施し、（１００）表面にピラミッド状の凸部が重なり合いながら配置されたテクスチャを形成する。すなわち、テクスチャ構造を形成する工程が、シリコン基板の表面に、異方性エッチングを施して、複数のピラミッド型の凹凸部を形成する第１の工程（ステップＳ３０）と、等方性エッチングを施し、ピラミッド型の凹凸部の角部を丸くする、第２の工程（ステップＳ４０）と、続いて異方性エッチングを施し、前記ピラミッド型の凹凸部の谷部に平坦部を形成する、第３の工程（ステップＳ５０）とを含むことを特徴とする。

[0020] まず、基板として主面の結晶面方位が（１００）であるｎ型単結晶シリコン基板１を用意する（図５－１）。ｎ型単結晶シリコン基板１は、所望の濃度のｎ型にドープされた単結晶シリコンインゴットからマルチワイヤーソー

でスライスしたものである。

[0021] 次に、ｎ型単結晶シリコン基板１の受光面側の表面に対して異方性エッチングを施す。この異方性エッチングでは、例えば、有機物を適量含むアルカリ溶液をｎ型単結晶シリコン基板１の表面に供給する。アルカリ溶液としては、例えば水酸化ナトリウム（ＮａＯＨ）水溶液や水酸化カリウム（ＫＯＨ）水溶液などが用いられる。これらの水溶液の濃度は、添加する有機物の種類に依存して適宜変更されるが、例えばアルカリ濃度は、１重量％以上１０重量％以下が好ましく、有機物としては例えばイソプロピルアルコール（ＩＰＡ）などのアルコール、有機スルホン酸、有機エステルなどが用いられ、界面活性剤やエーテルなどを添加してもよい。また、エッチング時のこれらの水溶液の温度は、７０℃以上９０℃以下とすることが好ましい。エッチング時間は２０～４０分が好ましい。スルホン酸を添加することで、表面の平滑化をはかることができる。

[0022] アルカリ水溶液によりｎ型単結晶シリコン基板１の表面を異方性エッチングすると、エッチングの速度の速い（１００）面などでエッチングが進み、エッチングの速度の極めて遅い（１１１）面のみからなる凹凸部Ｐが形成されると、エッチングの進行が遅くなる。このようにして、ピラミッド型の凹凸部Ｐが形成される（ステップＳ３０、図５－２）。図５－２は、結晶面方位が（１１１）である斜面を有するピラミッド型の凹凸部Ｐが形成された状態を示している。

[0023] このピラミッド型の凹凸部Ｐは、結晶面方位が（１１１）である斜面を有する。ピラミッド型の凹凸部Ｐは、ｎ型単結晶シリコン基板１の受光面を上側にしたときに四角錐形状の突出部を形成するものであり、平面視では正方形状を成しており、ピラミッド型構造とも呼ばれる。各ピラミッド型の凹凸部Ｐは、４つの斜面が交差して形成されており、その底部は凹部形状の最深部Ｅを形成している。

[0024] このようにして、図５－２に示すように、ｎ型単結晶シリコン基板１の表面にテクスチャと呼ばれる略（１１１）面によって形成されるピラミッド状

の凹凸部Ｐを持つように、表面加工を行なう。このときの凹凸加工されたｎ型単結晶シリコン基板１の平面イメージ図を図７に、テクスチャ谷部のＴＥＭ像を図８に示す。このとき（１１１）面によって７０～８５°の急峻な断面Ｖ字状の溝を構成する。エッチング中は、エッチング溶液を攪拌しても良い。また、この例ではｎ型単結晶シリコン基板１の受光面側および裏面側の両面に凹凸部Ｐを形成したが、凹凸部Ｐ形成は受光面側だけでも良い。またテクスチャによっては、逆ピラミッド構造と呼ばれる凹凸部Ｐを形成する方法もあり、本実施の形態の方法は逆ピラミッド構造のテクスチャ付き基板に対しても有効である。一方、凹凸部Ｐの形成前に、エッチングムラを抑制するために、基板の受入れ洗浄を実施しても良い。さらに、スライス時の基板表面のダメージ層を酸またはアルカリ溶液を用いたウェットエッチングで除去する工程を実施しても良い。加えてダメージ層除去工程後に、基板内不純物のゲッタリング処理を施すと性能向上に望ましい。ゲッタリング処理としては、リン拡散処理などを用いる。

[0025] 次に図５－３（ステップＳ４０）に示すように、凹凸部Ｐの形成されたｎ型単結晶シリコン基板１に等方性エッチングを実施し、谷部に丸みを形成する。このときのテクスチャ谷部のＴＥＭ像を図９に示す。平面イメージ図は、図２－２と同様である。等方性エッチング溶液としては、フッ酸（ＨＦ）と硝酸（HNO_3）の混合液あるいは、フッ酸（ＨＦ）と硝酸（HNO_3）と酢酸（CH_3COOH）の混合液などを使用することができる。濃度、あるいは処理時間を調整することで谷部丸め形状を制御することが可能となるため、濃度、あるいは処理時間の条件は限定されるわけではない。例えばフッ酸（ＨＦ）と硝酸（HNO_3）を１：１０～１：１００の割合で混合した水溶液に、前記凹凸部Ｐの形成されたｎ型単結晶シリコン基板１を、１０秒～５分浸漬すると良い。エッチング中は、エッチング溶液を攪拌しても良い。なお、等方性エッチングは、ウェットエッチングに限らず、ドライエッチングによって行うこともできる。

[0026] さらに、谷部の丸められた凹凸部Ｐの形成されたｎ型単結晶シリコン基板

１に、異方性エッチング処理を短時間実施し、谷部に平坦部Ｆを形成する（ステップＳ５０）。このようにして図５－４に示すように谷部に平坦部Ｆを有する凹凸部Ｐの形成されたｎ型単結晶シリコン基板１を得る。

[0027] 本実施の形態では、アルカリエッチングを行うことで、丸くなった谷部が平坦形状になるという現象を新たに発見した。異方性エッチング溶液としては、水酸化ナトリウム（ＮａＯＨ）および水酸化カリウム（ＫＯＨ）などのアルカリ金属水酸化物の水溶液や、炭酸ナトリウム（Na_2CO_3）および炭酸カリウム（K_2CO_3）などのアルカリ金属炭酸塩の水溶液を使用するのが望ましい。例えば、常温の０．１～１５ｗｔ％の水酸化ナトリウム（ＮａＯＨ）水溶液に、谷部の丸められた凹凸部付きのｎ型単結晶シリコン基板１を５～６０秒浸漬する。エッチング中は、エッチング溶液を攪拌しても良い。これによりエッチングの進行が均一となる。

[0028] このようにして、谷部に平坦部Ｆを有する凹凸部Ｐを形成した後、図６－１に示すように、ｎ型単結晶シリコン基板１の片面にｉ型非晶質シリコン層２ａ、ｐ型非晶質シリコン層３をこの順番で化学気相成長（ＣＶＤ）法を用いて形成する。ｉ型非晶質シリコン層２ａ、ｐ型非晶質シリコン層３それぞれの膜厚は５ｎｍである。本実施の形態では膜厚は５ｎｍとしたが、層の形成条件によっては３ｎｍ以上１０ｎｍ以下の範囲の膜厚でもよい。ＣＶＤとしてはプラズマＣＶＤ、熱ＣＶＤ法などを用いることが望ましい。光電変換層であるｎ型単結晶シリコン基板１に対して十分な内蔵電界を発生させるためには、ｐ型非晶質シリコン層３のバンドギャップ、活性化エネルギーは、それぞれ１．７ｅＶ以上、０．４ｅＶ以下であることが必要である。なおｉ型非晶質シリコン層２ａに代えて、ｉ型非晶質炭化シリコン層、ｉ型非晶質酸化シリコン層或いはそれらを積層した多層膜を用いても良い。またｐ型非晶質シリコン層４に代えてｐ型非晶質炭化シリコン層、ｐ型非晶質酸化シリコン層、ｐ型微結晶シリコン層或いはそれらを積層した多層膜などを用いても良い。

[0029] これにより、（１１１）面によって７０～８５°の急峻な断面Ｖ字状の溝

を構成していた凹凸部Ｐの底部は平坦部Ｆを構成することで１１５～１３５°に広角化することができる。従って溝の底部を丸めた基板よりも（１００）面を１０～２０％低減することが可能となる。

[0030] このようにして、ｎ型単結晶シリコン基板１の片面にｉ型非晶質シリコン層２ａ、ｐ型非晶質シリコン層３を形成した後、図６－２に示すようにｎ型単結晶シリコン基板１の受光面の反対側に、化学気相成長（ＣＶＤ）法を用いて、ｉ型非晶質シリコン層２ｂ、ｎ型非晶質シリコン層４をこの順番で形成する。ｉ型非晶質シリコン層２ｂ、ｎ型非晶質シリコン層４それぞれの膜厚は５ｎｍである。本実施の形態では膜厚は５ｎｍとしたが、層の形成条件によっては３ｎｍ以上２０ｎｍ以下の範囲の膜厚でもよい。ＣＶＤとしてはプラズマＣＶＤ、熱ＣＶＤ法などを用いることが望ましい。光電変換層であるｎ型単結晶シリコン基板１に対して十分な内蔵電界を発生させるためには、ｎ型非晶質シリコン層４のバンドギャップ、活性化エネルギーはそれぞれ１．７ｅＶ以上、０．３ｅＶ以下であることが必要である。なおｉ型非晶質シリコン層２ｂの代わりに、ｉ型非晶質炭化シリコン層、ｉ型非晶質酸化シリコン層或いはそれらを積層した多層膜を用いても良い。またｎ型非晶質シリコン層４の代わりにｎ型非晶質炭化シリコン層、ｎ型非晶質酸化シリコン層、ｎ型微結晶シリコン層或いはそれらを積層した多層膜などを用いても良い。

[0031] ｎ型単結晶シリコン基板１の片面にｉ型非晶質シリコン層２ｂ、ｎ型非晶質シリコン層４を形成した後、ｉ型非晶質シリコン層とｎ型単結晶シリコン基板１の界面欠陥低減のため、不活性ガス或いは不活性ガスで希釈した水素ガス中で熱アニール処理を施しても良い。アニール温度は２００℃以下が望ましい。

[0032] 熱アニール処理の後、図６－３に示すようにｐ型非晶質シリコン層３、ｎ型非晶質シリコン層４の上に透光性電極５ａ，５ｂをスパッタ法或いは蒸着法で形成する。透光性電極５ａ，５ｂの膜厚は反射率低減の観点から、約７０ｎｍが望ましい。透光性電極材料としては酸化インジウム錫（ＩＴＯ：Ind

ium Tin Oxide）或いは、酸化インジウム（In_2O_3：Indium Oxide）などの透光性導電膜（ＴＣＯ：Transparent Conductive Oxide）を用いる。また透光性電極５ａ，５ｂの抵抗率は低いことが望ましいが、導電性を担うキャリア密度が高いと光吸収率が増加してしまう。そのため透光性電極５ａ，５ｂとして用いる材料は高移動度でなければならない。７０ｎｍの膜厚で十分低い抵抗率を達成するために移動度は１００ｃｍ^2／Ｖｓ以上が望ましい。なお下層側の透光性電極材料としては、アルミニウム（Ａｌ）やガリウム（Ｇａ）などを添加した酸化亜鉛（ＺｎＯ：Zinc Oxide）を用いてもよい。

[0033] ｎ型非晶質シリコン層４の上に透光性電極５ｂを形成した後、図６－４に示すように透光性電極５ｂ上にＡｇで構成される裏面電極７をスパッタ法或いは蒸着法で形成する。裏面電極７の膜厚は約３００ｎｍで、材料としてはＡｇを用いる。裏面電極７を形成する代わりに、透光性電極５ｂ上にＡｇで構成される集電電極をスクリーン印刷法、或いは、メッキ法などで形成しても良い。裏面電極７の材料は、高反射率および導電性を有することが望ましく、Ａｇの代わりにアルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）などを用いても良い。

[0034] ｐ型非晶質シリコン層３の上に透光性電極５ａを形成した後、図６－５に示すように透光性電極５ａ上にＡｇで構成される集電電極６をスクリーン印刷法で形成する。また集電電極６を構成しているグリッド電極の幅は遮光を押さえるため狭いほどよいが、抵抗が増加してしまう。従ってグリッド電極は幅が狭く、膜厚が大きいことが望ましい。本実施の形態では幅を５０μｍ、膜厚を６０μｍとした。なおスクリーン印刷の他に、メッキ法などで集電電極６を形成してもよい。集電電極６の印刷後、２００℃以下で焼成する。このようにして形成した結晶系シリコン太陽電池の凹凸構造の谷部形状は、図８に示す比較例１の結晶系シリコン太陽電池Ｒｅｆ－Iおよび図９に示す比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIの形状から、図３に示すような平坦部Ｆを有する形状になることがＴＥＭ観察より確認された。

[0035] 次に、上記方法より製造した結晶系シリコン太陽電池と、ｎ型単結晶シリ

コン基板１にピラミッド状の凹凸のみ形成し、本実施の形態の太陽電池と同条件で作製した比較例１の結晶系シリコン太陽電池Ｒｅｆ－Iと、ｎ型単結晶シリコン基板１に谷部の丸まった凹凸部Ｐを形成し本発明と同条件で作製した比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIを用意し、太陽電池特性を測定した結果を表１に示す。

[0036] [表1]

(表1)

	Jsc (mA/cm^2)	Voc (V)	F.F. (-)	η (%)
本実施の形態	37.3	0.708	0.780	20.6
比較例1 Ref-Ⅰ形状	37.5	0.658	0.761	18.8
比較例2 Ref-Ⅱ形状	37.3	0.681	0.769	19.5

[0037] 表１からも明らかなように、本実施の形態による結晶系シリコン太陽電池は比較例１の結晶系シリコン太陽電池Ｒｅｆ－Iと比較して、谷部形状変化に伴う短絡電流Ｊｓｃの減少量以上に、開放電圧（Ｖｏｃ）および曲線因子（Ｆ．Ｆ．）が増加し、変換効率ξ（％）を向上することが可能となる。平坦部長が長くなるほど反射率は増加しＪｓｃが減少するため、平坦部形成によるＶｏｃおよびＦ．Ｆ．とＪｓｃはトレードオフの関係にある。また、本実施の形態による結晶系シリコン太陽電池の特性は、比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIの場合と比較しても、開放電圧（Ｖｏｃ）および曲線因子（Ｆ．Ｆ．）の増加量が大きく、変換効率向上効果が大きいことがわかる。Ｆ．Ｆ．は曲線因子（fill factor）であり、理論出力に対する最大出力の割合を表す数値であって、太陽電池モジュールの品質の目安の１つとされている。理論出力は、開放電圧および短絡電流の積に相当する。Ｆ．Ｆ．は、最大出力が理論出力と同一である場合を最大値１とし、数値が１に近いほど発電効率が高いことを表す。

[0038] 図１０－１は、谷部に丸みを有するｎ型単結晶シリコン基板と本発明にお

ける谷部に平坦部Ｆを有するｎ型単結晶シリコン基板１の規格化反射率と、このｎ型単結晶シリコン基板１で作製した結晶系シリコン太陽電池の規格化Ｖｏｃの関係を示すグラフである。テクスチャ谷部に追加加工を実施していない比較例１の結晶系シリコン太陽電池Ｒｅｆ－Iの反射率およびＶｏｃを基準とし、規格化を行った。曲線ａは本実施の形態１のｎ型単結晶シリコン基板１すなわち、テクスチャ谷部に追加加工を実施して平坦部Ｆを形成した基板を示し、曲線ｂはテクスチャ谷部に丸め加工を実施した比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIの基板を示す。このグラフから、本実施の形態の結晶系シリコン太陽電池は、比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIよりも、Ｖｏｃが向上することが確認できる。これは本実施の形態の結晶系シリコン太陽電池において、凹部角度を広角化したことで、急峻な谷部形状に起因したパッシベーション膜の欠陥およびエピタキシャル成長が抑制できたためと考えられる。繰り返し実験を行なった結果から同程度の反射率を有するとき、本実施の形態の結晶系シリコン太陽電池のｎ型単結晶シリコン基板１は、溝の底部を丸めた比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIの基板よりも（１００）面を１０～２０％低減することが可能となることがわかった。従って本実施の形態の結晶系シリコン太陽電池によれば、（１００）面に起因した非晶質膜中のエピタキシャル成長および欠陥の発生を抑制することができ、光電変換効率の向上を図ることができる。

[0039] さらに、同程度の反射率を有する比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIの形状と本実施の形態の結晶系シリコン太陽電池とを比較すると、本実施の形態の結晶系シリコン太陽電池の方が、比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIよりもＶｏｃの増加量が大きいことがわかる。これは、谷部に平坦部Ｆを有する形状の方が、谷部に丸みを有する形状よりも、谷部の形状加工に伴って発生する（１００）面および近（１００）面領域が小さく、かつ、丸め形状に伴う原子ステップ状の形状変化が無くなったためだと考えられる。断面ＴＥＭ像から、谷部における（１００）面および近（１００）面の１次元領域を求めた結果、同程度の反射率を示す基板において、（１

００）面および近（１００）面の１次元領域は、本実施の形態の太陽電池の方が比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIに比べ、１０～２０％ほど少ない。加えて、比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIにおける基板の谷部形状は、丸め形状に伴う原子ステップ状の変化が存在するのに対し、本実施の形態の太陽電池における基板の谷部形状は略（１１１）面と略（１００）面によって構成されている。従って、本実施の形態の太陽電池は、比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIで見られるような原子ステップ状の構造変化に起因した、パッシベーション膜の欠陥およびエピタキシャル成長を抑制できたと考えられる。

[0040] 以上のことから、本実施の形態１による谷部構造を有するｎ型単結晶シリコン基板１は、比較例２の結晶系シリコン太陽電池Ｒｅｆ－IIに比べ非晶質シリコン層の欠陥やエピタキシャル成長をさらに抑制することができたと考えられる。

[0041] 図１０－２は、谷部の平坦部Ｆの長さとＶｏｃの関係を示すグラフである。曲線ａは本実施の形態１のｎ型単結晶シリコン基板１における平坦部Ｆの長さとＶｏｃの関係を示す。この図から、本実施の形態１の結晶系シリコン太陽電池は、平坦部長が６００ｎｍ以下のときＶｏｃ向上の効果を有することがわかった。平坦部Ｆの長さが長くなりすぎると、ｎ型単結晶シリコン基板１の反射率が増加し短絡電流Ｊｓｃが大きく減少すると同時に、パッシベーション膜に（１００）面に起因した欠陥およびエピタキシャル成長が多く発生してしまい、十分な効果が得られないことが明らかとなった。図１０－２およびＪｓｃの低下分を考慮すると、より適切な平坦部Ｆの長さは、５００ｎｍ以下であると判断することができる。またその後の追加実験によって、平坦部（フラット部）長が約５０ｎｍのときに、規格化反射率、及び、規格化Ｖｏｃはそれぞれ、１．０１１、１．００９であり、平坦部長が５０ｎｍのときにも、Ｖｏｃ向上の効果を有することを確認した。

[0042] このように本実施の形態のヘテロ接合型の太陽電池では、ピラミッド構造を形成し谷部に平坦部Ｆを有するｎ型単結晶シリコン基板１を用いているた

め、略（１１１）面によって形成される急峻な凹部角度を広角化することができるため、丸め形状に起因した原子ステップ状の形状変化をなくすことができ、かつ、反射率が同等の谷部を丸めた基板よりも（１００）面および近（１００）面の領域を１次元で１０～２０％低減することが可能となる。従って、急峻なテクスチャ形状または丸め形状、および、（１００）面に起因した、非晶質膜中のエピタキシャル成長、および、欠陥を抑制することができる。このため、表面での光反射率か低く、かつ欠陥の少ない半導体膜が形成される。従って、形状変化に伴う短絡電流Ｊｓｃの減少量以上に開放電圧ＶｏｃおよびＦ．Ｆ．を向上することができるため、結晶系シリコン太陽電池の出力特性を向上することが可能となり、光電変換効率の高い太陽電池が実現される。

[0043] 実施の形態２．

図１１－１～図１１－３はこのテクスチャ構造を有するｐ型単結晶シリコン基板１ｐを用いた本発明の実施の形態２の結晶系シリコン太陽電池の製造工程を示す工程断面図である。なお、前記実施の形態１では、テクスチャ構造を有する基板表面に非晶質薄膜からなるｉ型非晶質シリコン層２ａ、ｐ型非晶質シリコン層３をＣＶＤ法により形成した薄膜型の太陽電池について説明したが、本実施の形態は、ｐ型単結晶シリコン基板１ｐに、拡散によりｎ型シリコン拡散層を形成しｐｎ接合を形成した場合の接合型の太陽電池に適用するものである。前記実施の形態１においてｎ型単結晶シリコン基板とｐｎ接合を形成するｐ型非晶質シリコン層に代えて、本実施の形態では、ｐ型単結晶シリコン基板１ｐ表面に、ｎ型シリコン拡散層３ｄが、拡散により形成されている点が異なる。一方裏面側にはアルミニウム層などからなる裏面側電極１７の焼成時の拡散によりｐ型シリコン拡散層(ＢＳＦ層)１５が形成されている。裏面に関しては、裏面側電極１７を高温で焼成する際にシリコンとアルミニウムが溶融してテクスチャが消失しフラット(平坦)形状になっているが、もともとは両面テクスチャ形成されたものである。

[0044] 実施の形態１と同様のピラミッド構造あるいは逆ピラミッド構造が形成さ

れたｐ型単結晶シリコン基板１ｐなどの第1導電型の結晶系のシリコン基板の受光面側に、まず、拡散によりｎ型シリコン拡散層３ｄを形成し、ｐｎ接合を形成する(図１１－１)。例えば、上記のテクスチャ形成処理が完了したｐ型単結晶シリコン基板１ｐを熱拡散炉へ投入し、オキシ塩化リン（$POCl_3$）蒸気の存在下で加熱しｐ型単結晶シリコン基板１ｐの表面にリンガラスを形成しｐ型単結晶シリコン基板１ｐにリンを拡散させ、第２導電型層としてｎ型シリコン拡散層３ｄを形成し、ｐｎ接合を形成する。なお、ここではｐ型のシリコン基板を使用したため、ｐｎ接合を形成するため異なる導電型のリンを拡散させたが、ｎ型シリコン基板を使用した際はｐ型の不純物を拡散させればよい。この拡散法は、気相拡散、固相拡散、塗布拡散などがあり、例えば、インクジェット法を用いて拡散源をシリコン基板表面に形成する工程と、拡散源をアニールによりシリコン基板の内部へ拡散する工程と、を組み合わせることにより形成される。

[0045] 次にフッ酸溶液中でｐ型単結晶シリコン基板１ｐのリンガラス層を除去し、ｐ型単結晶シリコン基板１ｐの受光面側の面以外に形成された第２導電型層を除去した後（ｐｎ分離）、例えばＣＶＤ法などによりｐ型単結晶シリコン基板１ｐの受光面側にパッシベーション効果と反射防止効果を有する誘電体膜８を形成する(図１１－２)。パッシベーション効果と反射防止効果を有する誘電体膜８の材料としては、ＳｉＮ（Si_3N_4）または、SiO_2、またはAl_2O_3のいずれかまたはひとつを含む材料が挙げられる。誘電体膜８の膜厚および屈折率は、光反射を抑制する値、あるいは表面欠陥を終端する値、を念頭にそれぞれが両立する最適な値に設定する。なお、屈折率の異なる層を堆積してもよい。また、誘電体膜８は、スパッタリング法など、異なる成膜方法により形成してもよい。

[0046] つぎに、スクリーン印刷法などを用いてｐ型単結晶シリコン基板１ｐの受光面に銀を含有するペーストを櫛状に印刷して受光面側電極１６を形成し、裏面側にアルミニウムを含有するペーストを全面に印刷し裏面電極１７を形成する。その後、８００℃の焼成プロセスを実施する。この焼成プロセスに

より、受光面側では、誘電体膜８を貫通して受光面側電極１６がｎ型シリコン拡散層３ｄにコンタクトする。一方裏面側では、裏面電極１７のアルミニウムなどの金属がｐ型単結晶シリコン基板１ｐに拡散しｐ型シリコン拡散層（ＢＳＦ層）１５が形成され、拡散接合型の太陽電池が得られる（図１１－３）。

[0047] 本実施の形態２の太陽電池は、構成としては、実施の形態１の太陽電池においてはＣＶＤ法などにより成膜することで形成した非晶質薄膜に代えて、不純物拡散によって所望の不純物濃度を有する半導体層（シリコン層）を形成する点が異なる。

[0048] 従来、テクスチャ構造を持つ半導体基板表面に拡散層を形成する場合にも、ピラミッド状の凹凸部の谷部において、基板受光面に製膜したパッシベーション膜で不純物の集中により、欠陥が生じ易く、十分な光電変換効率を得ることができなかった。これに対し、本実施の形態によれば、ピラミッド型の凹凸部Ｐの谷部の底部に平坦部Ｆを形成することで、谷部における欠陥の発生を抑制することができ、光電変換効率の向上を図ることが可能となった。

[0049] なお、前記実施の形態では、ピラミッド状の凹凸部Ｐの谷部が平坦部Ｆを持つように形成した単結晶シリコン基板を用いたが、逆ピラミッド状の凹部を持つテクスチャ構造においても谷部が平坦部Ｆを持つように形成することで、前記実施の形態１の場合と同様、欠陥の少ない誘電体膜８の形成が可能となる。これは谷部の形状加工に伴って発生する（１００）面あるいは近（１００）面領域が小さくなっており、また丸めに伴う原子ステップ状の形状の形状変化がなくなっており、この表面に拡散によりｐｎ接合を形成し、この上に誘電体膜８を形成する場合も、結晶性の高い膜を形成することができる。この誘電体膜８は、シリコン基板との屈折率の違いから反射防止膜としての機能を有するとともに、ｐｎ接合部で生成されたキャリアの再結合を防ぐ、きわめて重要な役割を果たしていることが明らかになっており、この誘電体膜８の膜質を向上することで、太陽電池の光電変換効率の向上に極めて重要な役割を果たすことがわかっている。

[0050] また、本実施の形態は、ｐ型シリコン基板に拡散によりｎ型シリコン拡散層を形成しｐｎ接合を形成した場合の接合型の太陽電池だけでなく、ｎ型シリコン基板に拡散によりｐ型シリコン拡散層を形成しｐｎ接合を形成した接合型の太陽電池にも適用可能であることはいうまでもない。

[0051] 実施の形態３.

図１２－１、図１２－２は、本発明にかかる太陽電池の実施の形態３の結晶系シリコン太陽電池を構成する結晶系シリコン基板としての、ｎ型単結晶シリコン基板１の断面イメージ図および、平面イメージ図を示す図である。図１２－１は、図１２－２のＡ－Ａ断面図である。このシリコン太陽電池は、前記実施の形態１と同様、結晶系のシリコン基板として、比抵抗が１～１０Ω・ｃｍで、主表面が（１００）面で構成され、厚みが５０μｍ以上３００μｍ以下のｎ型単結晶シリコン基板１を用いたものである。このｎ型単結晶シリコン基板１の表面に、谷部の頂点が平坦部Ｆを構成する逆ピラミッド状の凹凸部Ｐが多数個規則的に配列されている。この凹凸部Ｐは、４本の稜線が形成する谷部に平坦部Ｆを有する逆ピラミッド状をなし、逆ピラミッド形状の底面に略正方形の平坦部Ｆを有する構成となっている。Ｓは逆ピラミッド状の凹部の側面を示す。

[0052] そして太陽電池の構造としては表面のテクスチャ形状が異なる以外は実施の形態１の太陽電池と同様であるのでここでは説明を省略する。

[0053] 図１２－１および図１２－２に示すように、規則的に配列された逆四角推状（逆ピラミッド状）の凹部を基本とするテクスチャ構造の凹凸部Ｐの谷部の底部に４本の稜線に連なる平坦部Ｆが形成される、言い換えれば、テクスチャの谷部に略正方形の平坦部Ｆを有している。

[0054] 次に、本発明の実施の形態３による結晶系シリコン太陽電池の製造方法を説明する。図１３は本発明の実施の形態３の結晶系シリコン太陽電池の製造方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明するフローチャートである。図１４－１～図１４－６は、本発明の実施の形態３の結晶系シリコン太陽電池の製造

方法におけるテクスチャ構造を有するｎ型単結晶シリコン基板を形成するためのテクスチャ形成工程の手順を説明する断面図である。このテクスチャ構造を有するｎ型単結晶シリコン基板を用いた結晶系シリコン太陽電池の製造工程については前記実施の形態１で図６－１～図６－５の工程断面図を用いて説明したものと同様であるためここでは説明を省略する。

[0055] 本実施の形態の太陽電池の製造方法では、テクスチャ構造を形成する工程が、シリコン基板の表面に耐エッチング膜を形成し（ステップＳ１０）、この耐エッチング膜にフォトリソグラフィあるいはレーザ加工を用いて開口部を形成し一定間隔で規則的に配列された開口部を有する、耐エッチング膜を形成する工程（ステップＳ２０）と、耐エッチング膜をマスクとして、異方性エッチングを施して、前記開口部の下部およびその近傍領域に複数の逆ピラミッド型の凹凸部Ｐを形成する第１の工程（ステップＳ３０）と、等方性エッチングを施し、逆ピラミッド型の凹凸部Ｐの角部を丸くする、第２の工程（ステップＳ４０）と、異方性エッチングを施し、前記ピラミッド型の凹凸部Ｐの谷部に平坦部Ｆを形成する第３の工程（ステップＳ５０）と、を含むことを特徴とする。

[0056] まず、基板として主面の結晶面方位が（１００）であるｎ型単結晶シリコン基板１を用意する（図１４－１）。ｎ型単結晶シリコン基板１は、所望の濃度のｎ型にドープされた単結晶シリコンインゴットからマルチワイヤーソーでスライスしたものである。

[0057] つぎに、逆ピラミッド型のテクスチャ形成時におけるエッチングマスクとなる耐エッチング膜Ｒをｎ型単結晶シリコン基板１の受光面側となる表面およびその対向面である裏面に成膜する（ステップＳ１０、図１４－２）。図１４－２は、結晶面方位（１００）を有するｎ型単結晶シリコン基板１の受光面側となる表面および裏面に耐エッチング膜Ｒが成膜された状態を示している。

[0058] エッチングマスクとして用いる耐エッチング膜Ｒの材料は、高分子材料からなる感光性樹脂などの有機材料からなる有機レジストのほか、無機材料か

らなる無機レジストが用いられる。特に、本実施の形態における耐エッチング膜Ｒの材料としては無機材料が好ましく、例えばシリコン酸化膜またはシリコン窒化膜を用いることができる。耐エッチング膜Ｒの成膜方法としては、ｎ型単結晶シリコン基板１へのダメージが少ない方法を選択するのが好ましく、常圧ＣＶＤ（Chemical Vapor Deposition）法、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法、ＰＥＣＶＤ（Plasma-Enhanced Chemical Vapor Deposition）法のほか、ＡＬＤ（Atomic Layer Deposition：原子層堆積）法などの方法を用いることができる。本実施の形態では、耐エッチング膜Ｒとして無機材料からなる無機レジストを用いる場合について説明する。

[0059] つぎに、エッチング用の開口として使用される、一定間隔で縦横に規則的に配列された複数の開口部Ｏを耐エッチング膜Ｒに形成してエッチングマスクを形成する（ステップＳ２０、図１４－３）。開口部Ｏは、ｎ型単結晶シリコン基板１の面方向においてマトリクス状に配置される。

[0060] 開口部Ｏを形成する方法としては、耐エッチング膜Ｒに高分子材料を用いた場合にはフォトリソグラフィ法などの化学的手法を用いる。一方、耐エッチング膜Ｒに無機材料を用いた場合にはレーザなど物理的手法を用いて直接描画を行なうかまたは、フォトリソグラフィを用いて有機系レジストのパターンを形成した後これをマスクとしてエッチングすることによってパターニングすることができる。耐エッチング膜Ｒの加工用のレーザは、シリコンを透過しないものが好ましく、例えばＮｄ：ＹＡＧレーザの第２高調波である波長５３２ｎｍのものを用いればよい。また、レーザにより耐エッチング膜Ｒの加工を行う場合には、耐エッチング膜Ｒとして、膜中に水素を含有させた材料を用いることが好ましい。

[0061] 上記のように無機材料からなる耐エッチング膜Ｒにレーザ加工により開口部Ｏを形成し、この開口部Ｏからｎ型単結晶シリコン基板１にエッチングを施す方法は生産性に優れており、利点が多い。リソグラフィを用いてエッチングマスクを形成する方法は、レーザ加工より精度の点で優れる。しかし、

異方性エッチングによるｎ型単結晶シリコン基板１表面の加工では、開口部Ｏの形状にばらつきがあっても光反射率に対する影響は軽微であり、レーザ加工のデメリットとはならない。むしろ、ｎ型単結晶シリコン基板１自体が完全に平坦に研磨されておらず、スライス加工による凹凸を有する場合においても、問題なくエッチングマスクを形成可能であり、同様の効果を得ることができる。

[0062] この開口部Ｏは耐エッチング膜Ｒの面方向において規則的な島状のパターンを残すように形成されている。すなわち、耐エッチング膜Ｒは、エッチングによりｎ型単結晶シリコン基板１に形成される逆ピラミッド型の凹凸部Ｐの形状に対応した正方形領域を単位形成領域として、耐エッチング膜Ｒの面方向においてマトリクス状に形成されている。図１４－３に示す個々の開口部Ｏは、ｎ型単結晶シリコン基板１の（１００）面に対して＜０１０＞軸方向および＜００１＞軸方向に配列されている。この形状は、ｎ型単結晶シリコン基板１の（１１１）面のエッチングを進める際に、（１００）面に垂直な方向から見て、エッチングされて露出する（１１１）面同士が交差する稜線と重なる方向にある。

[0063] 次に、この耐エッチング膜Ｒをマスクとして、ｎ型単結晶シリコン基板１の受光面側の表面に対して開口部Ｏを介して異方性エッチングを施す。この異方性エッチングでは、例えばｎ型単結晶シリコン基板１をアルカリ溶液に浸漬し、耐エッチング膜Ｒの開口部Ｏからアルカリ溶液をｎ型単結晶シリコン基板１の表面に供給する。アルカリ溶液としては、例えば水酸化ナトリウム（ＮａＯＨ）水溶液や水酸化カリウム（ＫＯＨ）水溶液などが用いられる。これらの水溶液の濃度は３重量％以上１０重量％以下が好ましく、例えばイソプロピルアルコール（ＩＰＡ）などの有機物や界面活性剤などを添加してもよい。また、エッチング時のこれらの水溶液の温度は、７０℃以上９０℃以下とすることが好ましい。エッチング時間は２０～４０分が好ましい。なお、ｎ型単結晶シリコン基板１の受光面側の表面に対して開口部Ｏを介して異方性エッチングを実施できれば、必ずしもｎ型単結晶シリコン基板１を

アルカリ溶液に浸漬しなくてもよい。

[0064] アルカリ水溶液によりｎ型単結晶シリコン基板１の表面を異方性エッチングすると、エッチングの速度の速い（１００）面などでエッチングが進み、エッチングの速度の極めて遅い（１１１）面のみからなる凹凸部Ｐが形成されると、エッチングの進行が遅くなる。そして、＜０１０＞軸方向および＜００１＞軸方向にマトリクス状に配列された開口部Ｏを有するエッチングマスクを用いてこの異方性エッチングを行うと、逆ピラミッド型の凹凸部Ｐが開口部Ｏの下部に形成される（ステップＳ３０、図１４－４）。図１４－４は、結晶面方位が（１１１）である斜面を有する逆ピラミッド型の凹凸部Ｐが形成された状態を示している。

[0065] この逆ピラミッド型の凹凸部Ｐは、結晶面方位が（１１１）である斜面を有する。逆ピラミッド型の凹凸部Ｐは、ｎ型単結晶シリコン基板１の受光面を上側にしたときに四角錐形状の凹部を形成するものであり、平面視では正方形状を成しており、逆ピラミッド型構造とも呼ばれる。各逆ピラミッド型の凹凸部Ｐは、４つの斜面が交差して形成されており、その底部は凹部形状の最深部Ｅを形成している。

[0066] このようにして、図１４－４に示すように、ｎ型単結晶シリコン基板１の表面にテクスチャと呼ばれる略（１１１）面によって形成される逆ピラミッド状の凹凸部Ｐを持つように、表面加工を行なう。耐エッチング膜Ｒ形成前に、エッチングムラを抑制するために、基板の受入れ洗浄を実施しても良い。さらに、基板表面のダメージ層を除去する工程を実施しても良い。加えてダメージ層除去工程後に、基板内不純物のゲッタリング処理を施すと性能向上に望ましい。ゲッタリング処理としては、リン拡散処理などを用いる。

[0067] 次に図１４－５（ステップＳ４０）に示すように、凹凸部Ｐの形成されたｎ型単結晶シリコン基板１に等方性エッチングを実施し、谷部に丸みを形成する。平面イメージ図は、図１２－２と同様である。等方性エッチング溶液としては、フッ酸（ＨＦ）と硝酸（HNO_3）の混合液あるいは、フッ酸（ＨＦ）と硝酸（HNO_3）と酢酸（CH_3COOH）の混合液などを使用するこ

とができる。濃度、あるいは処理時間を調整することで谷部丸め形状を制御することが可能となるため、濃度、あるいは処理時間の条件は限定されるわけではない。例えばフッ酸（ＨＦ）と硝酸（HNO_3）を１：１０～１：１００の割合で混合した水溶液に、前記凹凸部Ｐの形成されたｎ型単結晶シリコン基板１を、１０秒～５分浸漬すると良い。エッチング中は、エッチング溶液を攪拌しても良い。このエッチングによって、耐エッチング膜も除去される。なお、等方性エッチングは、ウェットエッチングに限らず、ドライエッチングによって行うこともできる。

[0068] さらに、前記谷部の丸められた凹凸部Ｐの形成されたｎ型単結晶シリコン基板１に、異方性エッチング処理を短時間実施し、谷部に平坦部Ｆを形成する（ステップＳ５０）。図１４－６に示すように谷部に平坦部Ｆを有する逆ピラミッド状の凹凸部Ｐの形成されたｎ型単結晶シリコン基板１を得る。

[0069] このようにして、谷部に平坦部Ｆを有する逆ピラミッド状の凹部が規則的に配列されてなる、凹凸部Ｐとなる。このようにして凹凸部Ｐを形成した後、実施の形態１と同様、ｎ型単結晶シリコン基板１の片面にｉ型非晶質シリコン層２ａ、ｐ型非晶質シリコン層３をこの順番で形成し、ｐｎ接合を形成して太陽電池を形成する。

[0070] これにより、本実施の形態の太陽電池においても（１１１）面によって７０～８５°の急峻な断面Ｖ字状の溝を構成していた凹凸部Ｐの底部は平坦部Ｆを構成することで１１５～１３５°に広角化することができる。従って溝の底部を丸めた基板よりも（１００）面を１０～２０％低減することが可能となる。

[0071] なお、前記実施の形態１～３では、単結晶シリコン基板について説明したが、単結晶シリコン基板に限定されることなく、多結晶シリコン基板を用いた場合にも適用可能である。多結晶シリコン基板を用いた場合、ピラミッド部の形状はランダムとなるが、同様に谷部丸めに伴う谷部での原子ステップ状の形状変化が発生し、基板上に積層される非晶質シリコン層に欠陥が生じやすくなるという問題があるが、本発明を適用することにより、このような

欠陥を回避することができ、光電変換効率の高い太陽電池を提供することが可能となる。

[0072] また、前記実施の形態１～３で説明した構成を有する太陽電池からなるセルを複数形成し、隣接する太陽電池セル同士を電気的に直列または並列に接続することにより、良好な光閉じ込め効果を有し、光電変換効率に優れた太陽電池モジュールを提供することができる。この場合は、たとえば隣接する太陽電池セルの受光面側の電極層と他方の裏面側の電極層とを電気的に接続すればよい。

産業上の利用可能性

[0073] 以上のように、本発明にかかる太陽電池およびその製造方法は、ピラミッド型のテクスチャ構造を有して低光反射率および高光電変換効率を有する太陽電池の実現に有用である。

符号の説明

[0074] １ ｎ型単結晶シリコン基板、１ｐ ｐ型単結晶シリコン基板、２ａ，２ｂ ｉ型非晶質シリコン層、３ ｐ型非晶質シリコン層、３ｄ ｎ型シリコン拡散層、４ ｎ型非晶質シリコン層、５ａ，５ｂ 透光性電極、６ 集電電極、７ 裏面電極、８ 誘電体膜、Ｐ 凹凸部、Ｆ 平坦部、Ｓ 側面、１５ ｐ型シリコン拡散層、１６ 受光面側電極、１７ 裏面電極。

請求の範囲

［請求項1］ 表面に多数のピラミッド状の凹凸部が形成された第１導電型の結晶系シリコン基板の表面に第２導電型の半導体層が形成された結晶系太陽電池であって、

前記結晶系シリコン基板の表面に設けられたピラミッド状の凹凸部の谷部が平坦部を有することを特徴とする太陽電池。

［請求項2］ 前記ピラミッド状の凹凸部は、第１導電型の結晶系シリコン基板の（１００）表面にピラミッド状の凸部が重なり合いながら配置されて構成されたものであることを特徴とする請求項１に記載の太陽電池。

［請求項3］ 前記ピラミッド状の凹凸部は、逆ピラミッド状の凹部が規則的に配列されて構成されたものであることを特徴とする請求項１に記載の太陽電池。

［請求項4］ 前記結晶系シリコン基板は、単結晶シリコン基板であることを特徴とする請求項１～３のいずれか１項に記載の太陽電池。

［請求項5］ 前記第２導電型の半導体層は、非晶質あるいは微結晶半導体層であることを特徴とする請求項１～４のいずれか１項に記載の太陽電池。

［請求項6］ 前記凹凸部の谷部の平坦部の一辺が６００ｎｍ以下であることを特徴とする請求項１～５のいずれか１項に記載の太陽電池。

［請求項7］ 前記第２導電型の半導体層は、ＣＶＤ法により成膜された非晶質あるいは微結晶半導体層であることを特徴とする請求項６に記載の太陽電池。

［請求項8］ 前記第２導電型の半導体層が不純物拡散により形成されており、

前記第２導電型の半導体層の表面に誘電体層が形成されたことを特徴とする請求項６に記載の太陽電池。

［請求項9］ 前記誘電体層は、窒化シリコン、または、酸化シリコン、または酸化アルミニウムのいずれか、または、少なくとも１つを含む材料からなることを特徴とする請求項８に記載の太陽電池。

［請求項10］ 第１導電型の結晶系シリコン基板表面にテクスチャ構造を形成する

工程と、

前記結晶系シリコン基板表面に第２導電型の半導体層を形成する工程とを含む太陽電池の製造方法であって、

前記テクスチャ構造を形成する工程が、

異方性エッチングを施して、前記ピラミッド型の凹凸部を形成する第１の工程と、

等方性エッチングを施し、前記ピラミッド型の凹凸部の角部を丸くする、第２の工程と、

異方性エッチングを施し、前記ピラミッド型の凹凸部の谷部に平坦部を形成する、第３の工程と、

を含むことを特徴とする太陽電池の製造方法。

[請求項11] 前記テクスチャ構造を形成する工程が、

耐エッチング膜を形成することなく、直接、第１導電型の結晶系シリコン基板の（１００）表面に、エッチングを施し、ピラミッド状の凸部が重なり合いながら配置された凹凸部を形成する工程であることを特徴とする請求項１０に記載の太陽電池の製造方法。

[請求項12] 前記テクスチャ構造を形成する工程が、

前記結晶系シリコン基板の表面に、一定間隔で規則的に配列された開口部を有する、耐エッチング膜を形成する工程と、

前記耐エッチング膜をマスクとして、異方性エッチングを施して、複数の逆ピラミッド型の凹凸部を形成する第１の工程と、

等方性エッチングを施し、逆ピラミッド型の凹凸部の角部を丸くする、第２の工程と、

異方性エッチングを施し、前記逆ピラミッド型の凹凸部の谷部に平坦部を形成する、第３の工程と、

を含むことを特徴とする請求項１０に記載の太陽電池の製造方法。

[請求項13] 前記結晶系シリコン基板は、単結晶シリコン基板であることを特徴とする請求項１０～１２のいずれか１項に記載の太陽電池の製造方法

。

[請求項14] 前記第２導電型の半導体層を形成する工程は、前記テクスチャ構造を有する基板表面に非晶質あるいは微結晶半導体層を成膜する工程であることを特徴とする請求項１０～１３のいずれか１項に記載の太陽電池の製造方法。

[請求項15] 前記第３の工程は、前記凹凸部の谷部の平坦部の一辺が６００ｎｍ以下となるように異方性エッチングを行なう工程であることを特徴とする請求項１０～１４のいずれか１項に記載の太陽電池の製造方法。

[請求項16] 前記第２の工程は、少なくともフッ酸と硝酸を含む混合溶液をエッチング液として用いたエッチング工程であり、

前記第３の工程は、アルカリ水溶液を、エッチング液として用いたエッチング工程であることを特徴とする請求項１０に記載の太陽電池の製造方法。


[請求項17] 前記第２導電型の半導体層を形成する工程は、ＣＶＤ法により非晶質あるいは微結晶半導体層を成膜する工程であることを特徴とする請求項１４に記載の太陽電池の製造方法。

[請求項18] 前記第２導電型の半導体層を形成する工程は、不純物拡散工程であり、


さらに、前記第２導電型の半導体層の表面に誘電体層を成膜する工程を含むことを特徴とする請求項１５に記載の太陽電池の製造方法。

[請求項19] 前記誘電体層を成膜する工程は、ＣＶＤ工程を含み、窒化シリコン、または、酸化シリコン、または酸化アルミニウムのいずれか、または、少なくとも１つを含む材料からなる膜を成膜する工程であることを特徴とする請求項１８に記載の太陽電池の製造方法。


[図1]




[図2-1]




[図2-2]




[図3]


M
P
観察用保護膜
1
F
シリコン基板
200nm


[図4]


スタート
異方性エッチング
(ピラミッド型の凹凸部形成)
S30
等方性エッチング
S40
異方性エッチング(平坦部の形成)
S50
エンド


[図5-1]




[図5-2]




[図5-3]




[図5-4]




[図6-1]




[図6-2]




[図6-3]




[図6-4]




[図6-5]




[図7]




[図8]




[図9]




[図10-1]


1.030
1.025
1.020
1.015
1.010
1.005
1.000
規格化Voc
a
b
1
1.05
1.1
1.15
規格化反射率


[図10-2]


1.030
1.025
1.020
1.015
1.010
1.005
1.000
0.995
0.990
0.985
0.980
規格化Voc
a
0
100
200
300
400
500
600
700
800
谷部の平坦部の長さ[nm]


[図11-1]




[図11-2]




[図11-3]




[図12-1]




[図12-2]




[図13]


スタート
逆ピラミッド型テクスチャ形成用の耐エッチング膜形成
S10
耐エッチング膜に開口部形成
S20
異方性エッチング（逆ピラミッド型の凹部形成）
S30
等方性エッチング
S40
異方性エッチング（平坦部の形成）
S50
エンド


[図14-1]




[図14-2]




[図14-3]




[図14-4]



[図14-5]



[図14-6]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2012/076642

A. CLASSIFICATION OF SUBJECT MATTER
H01L31/04(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H01L31/04

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2012
Kokai Jitsuyo Shinan Koho	1971-2012	Toroku Jitsuyo Shinan Koho	1994-2012

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2010-77010 A (Hiroshima University), 08 April 2010 (08.04.2010), entire text; all drawings & WO 2010/023937 A1 & DE 112009002084 T & CN 102137959 A	1-19
A	WO 98/43304 A1 (Sanyo Electric Co., Ltd.), 01 October 1998 (01.10.1998), entire text; all drawings & JP 3271990 B & US 6207890 B1 & EP 1005095 A1 & CN 1251210 A	1-19
A	JP 2000-150937 A (Sharp Corp.), 30 May 2000 (30.05.2000), entire text; all drawings & US 6313397 B1 & EP 984493 A2	1-19

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
01 November, 2012 (01.11.12)	13 November, 2012 (13.11.12)
Name and mailing address of the ISA/ Japanese Patent Office Facsimile No.	Authorized officer Telephone No.

Form PCT/ISA/210 (second sheet) (July 2009)

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2012/076642

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2011-115987 A (Asahi Kasei E-materials Corp.), 16 June 2011 (16.06.2011), entire text; all drawings (Family: none)	1-19

Form PCT/ISA/210 (continuation of second sheet) (July 2009)

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１２／０７６６４２

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　H01L31/04(2006.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　H01L31/04

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１２年
日本国実用新案登録公報	１９９６－２０１２年
日本国登録実用新案公報	１９９４－２０１２年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	JP 2010-77010 A (国立大学法人広島大学) 2010.04.08, 全文、全図 & WO 2010/023937 A1 & DE 112009002084 T & CN 102137959 A	１－１９
A	WO 98/43304 A1 (三洋電機株式会社) 1998.10.01, 全文、全図 & JP 3271990 B & US 6207890 B1 & EP 1005095 A1 & CN 1251210 A	１－１９

☑　Ｃ欄の続きにも文献が列挙されている。　　☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
０１．１１．２０１２	１３．１１．２０１２

国際調査機関の名称及びあて先
日本国特許庁（ＩＳＡ／ＪＰ）
郵便番号１００－８９１５
東京都千代田区霞が関三丁目４番３号

特許庁審査官（権限のある職員）　２Ｋ　４４６６
森江　健蔵
電話番号　０３－３５８１－１１０１　内線　３２５５

様式ＰＣＴ／ＩＳＡ／２１０（第２ページ）（２００９年７月）

Ｃ（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	JP 2000-150937 A（シャープ株式会社）2000.05.30, 全文、全図 & US 6313397 B1 & EP 984493 A2	１－１９
A	JP 2011-115987 A（旭化成イーマテリアルズ株式会社）2011.06.16, 全文、全図 (ファミリーなし)	１－１９

SEG Solar, EX1018, Page 301

Espacenet

Bibliographic data: WO2016129481 (A1) — 2016-08-18

PHOTOELECTRIC CONVERSION ELEMENT

Inventor(s): SAKAI TOSHIHIKO; KAMIKAWA TAKESHI; HARADA MASATOMI; KUNIYOSHI TOKUAKI; ZOU LIUMIN ± (酒井　敏彦, ; 神川　剛, ; 原田　真臣, ; 國吉　督章, ; 鄒　柳民)

Applicant(s): SHARP KK [JP] ± (シャープ株式会社)

Classification: **- international:** ***H01L31/0236; H01L31/0747; H01L31/18***
- cooperative: **H01L31/0236 (EP); H01L31/0747 (EP); H01L31/18 (EP);** Y02E10/50 (EP); Y02P70/50 (EP)


Application number: WO2016JP53226 20160203 Global Dossier

Priority number(s): JP20150023477 20150209

Also published as: JP6613252 (B2) JPWO2016129481 (A1)

Abstract of WO2016129481 (A1)

Provided is a photoelectric conversion element which is able to be suppressed in decrease of the photoelectric conversion efficiency due to overlapping of an n-type semiconductor layer and a p-type semiconductor layer. On the back surface of a semiconductor substrate 1, n-type amorphous semiconductor layers 4 and p-type amorphous semiconductor layers 5 are alternately arranged at predetermined intervals. An alignment mark 4M that comprises a layer of the same semiconductor as the n-type amorphous semiconductor layers 4 is also formed on the back surface of a semiconductor substrate 1. At least a texture structure is formed in a portion of the surface of the semiconductor substrate 1, said portion being at the boundary with the alignment mark 4M.



(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2016 年 8 月 18 日(18.08.2016)

WIPO | PCT

(10) 国際公開番号
WO 2016/129481 A1

(51) 国際特許分類:
H01L 31/0747 (2012.01) *H01L 31/18* (2006.01)
H01L 31/0236 (2006.01)

(21) 国際出願番号: PCT/JP2016/053226

(22) 国際出願日: 2016 年 2 月 3 日(03.02.2016)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2015-023477 2015 年 2 月 9 日(09.02.2015) JP

(71) 出願人: シャープ株式会社(SHARP KABUSHIKI KAISHA) [JP/JP]; 〒5908522 大阪府堺市堺区匠町１番地 Osaka (JP).

(72) 発明者: 酒井 敏彦(SAKAI Toshihiko). 神川 剛(KAMIKAWA Takeshi). 原田 真臣(HARADA Masatomi). 國吉 督章(KUNIYOSHI Tokuaki). 鄒柳民(ZOU Liumin).

(74) 代理人: 川上 桂子, 外(KAWAKAMI Keiko et al.); 〒5300047 大阪府大阪市北区西天満２－６－８ 堂島ビルヂング４階 川上特許事務所 Osaka (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) **Title**: PHOTOELECTRIC CONVERSION ELEMENT

(54) 発明の名称 : 光電変換素子



(57) **Abstract**: Provided is a photoelectric conversion element which is able to be suppressed in decrease of the photoelectric conversion efficiency due to overlapping of an n-type semiconductor layer and a p-type semiconductor layer. On the back surface of a semiconductor substrate 1, n-type amorphous semiconductor layers 4 and p-type amorphous semiconductor layers 5 are alternately arranged at predetermined intervals. An alignment mark 4M that comprises a layer of the same semiconductor as the n-type amorphous semiconductor layers 4 is also formed on the back surface of a semiconductor substrate 1. At least a texture structure is formed in a portion of the surface of the semiconductor substrate 1, said portion being at the boundary with the alignment mark 4M.

(57) 要約: ｎ型半導体層とｐ型半導体層とが重なることによる光電変換効率の低下を低減しうる光電変換素子を提供する。半導体基板１表面において、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、所望の間隔を隔てて半導体基板１の裏面上に交互に配置されるとともに、ｎ型非晶質半導体層４と同じ半導体層を含むアライメントマーク４Ｍが形成される。半導体基板１の表面において、アライメントマーク４Ｍの境界における部分には少なくともテクスチャ構造が形成される。

WO 2016/129481 A1

添付公開書類:

— 国際調査報告（条約第 21 条(3)）

明　細　書

発明の名称 ： 光電変換素子

技術分野

[0001] この発明は、光電変換素子に関する。

背景技術

[0002] 従来、ｎ型の結晶シリコン基板とｐ型の非晶質シリコン層との間に真性（ｉ型）の非晶質シリコンを介在させて、界面での欠陥を低減し、ヘテロ接合界面での特性を改善させた光電変換装置が知られている（下記特許文献1参照）。

先行技術文献

特許文献

[0003] 特許文献1：特開２０１０－１０６２０号公報

発明の概要

発明が解決しようとする課題

[0004] 結晶シリコンとｐ型非晶質シリコン層との界面に真性非晶質シリコンが形成されている裏面接合型の光電変換素子の作製に際し、メタルマスク等のシャドーマスクを用い、結晶シリコン基板の裏面にｎ型半導体層とｐ型半導体層を別々にパターニングする場合、先に形成される半導体層の位置に応じた適切な位置に、後に形成する半導体層を形成しなければならない。しかしながら、結晶シリコン基板のディンプルによる不均一な反射光等によって、先に形成される半導体層の位置が確実に認識できない場合、適切な位置にｎ型半導体層とｐ型半導体層とを形成することができず、ｎ型半導体層とｐ型半導体層とが重なり、光電変換効率が低下する場合がある。

[0005] 本発明は、ｎ型半導体層とｐ型半導体層とが重なることによる光電変換効率の低下を低減しうる光電変換素子と、それを備えた太陽電池モジュール及び太陽光発電システムを提供することを目的とする。

課題を解決するための手段

[0006] 本発明に係る光電変換素子は、半導体基板と、前記半導体基板の一方の面に形成され、第１の導電型を有する第１非晶質半導体層と、前記半導体基板の一方の面に形成されるとともに前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１の導電型と反対の第２の導電型を有する第２非晶質半導体層と、前記半導体基板の一方の面の少なくとも一部に形成されたテクスチャ構造と、前記テクスチャ構造の上に、前記第１非晶質半導体層及び前記第２非晶質半導体層の少なくとも一方の非晶質半導体層を含む光散乱層と、を備える。

発明の効果

[0007] 本発明によれば、ｎ型半導体層とｐ型半導体層とが重なることによる光電変換効率の低下を低減することができる。

図面の簡単な説明

[0008] [図1A]図１Ａは、実施の形態１に係る光電変換素子を上から見た模式図である。

[図1B]図１Ｂは、図１Ａに示す光電変換素子をＡ－Ａ線で切断した断面図である。

[図2]図２は、大きさや形状がさまざまなピラミッド状の凹凸が複数形成されたテクスチャ構造を示す図である。

[図3]図３は、図１に示す電極および保護膜の拡大図である。

[図4]図４は、図１に示すｎ型非晶質半導体層の詳細な構造を示す断面図である。

[図5]図５は、図１に示すｎ型非晶質半導体層の他の詳細な構造を示す断面図である。

[図6]図６は、図１に示す光電変換素子の製造方法を示す第１の工程図である。

[図7]図７は、図１に示す光電変換素子の製造方法を示す第２の工程図である。

[図8]図８は、図１に示す光電変換素子の製造方法を示す第３の工程図である

。

[図9]図９は、図１に示す光電変換素子の製造方法を示す第４の工程図である。

[図10]図１０は、図１に示す光電変換素子の製造方法を示す第５の工程図である。

[図11A]図１１Ａは、実施の形態１におけるｎ型非晶質半導体層を形成する際に用いるシャドーマスクを上から見た模式図である。

[図11B]図１１Ｂは、実施の形態１におけるｐ型非晶質半導体層を形成する際に用いるシャドーマスクを上から見た模式図である。

[図11C]図１１Ｃは、図１１Ｂに示すシャドーマスクの位置合わせを説明する模式図である。

[図12]図１２の（ａ）～（ｄ）は、裏面の状態が各々異なる半導体基板にアライメントマークを形成した場合のアライメントマークの光学顕微鏡画像の比較例を示す図である。

[図13A]図１３Ａは、図１に示す光電変換素子の裏面側から見た平面図である。

[図13B]図１３Ｂは、配線シートの平面図である。

[図14A]図１４Ａは、実施の形態２による光電変換素子を上から見た模式図である。

[図14B]図１４Ｂは、図１４Ａに示す光電変換素子の製造方法を示す工程図である。

[図14C]図１４Ｃは、実施の形態２による他の例の半導体基板を上から見た模式図である。

[図15A]図１５Ａは、実施の形態３におけるｎ型非晶質半導体層を形成する際に用いるシャドーマスクを上から見た模式図である。

[図15B]図１５Ｂは、実施の形態３におけるｐ型非晶質半導体層を形成する際に用いるシャドーマスクを上から見た模式図である。

[図16]図１６は、実施の形態３における半導体基板を上から見た模式図であ

る。

[図17]図１７は、実施の形態４に係る光電変換素子の構成を示す断面図である。

[図18]図１８は、図１７に示す光電変換素子の製造方法を示す工程図である。

[図19]図１９は、図１７に示す光電変換素子の製造方法を示す工程図である。

[図20]図２０は、図１７に示す光電変換素子の製造方法を示す工程図である。

[図21]図２１は、図１７に示す光電変換素子の製造方法を示す工程図である。

[図22]図２２は、実施の形態５による光電変換素子を備える光電変換モジュールの構成を示す概略図である。

[図23]図２３は、実施の形態６による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

[図24]図２４は、図２３に示す光電変換モジュールアレイの構成を示す概略図である。

[図25]図２５は、実施の形態６による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

[図26]図２６は、実施の形態７による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

[図27]図２７は、実施の形態７による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

発明を実施するための形態

[0009] 本発明の一実施形態に係る光電変換素子は、半導体基板と、前記半導体基板の一方の面に形成され、第１の導電型を有する第１非晶質半導体層と、前記半導体基板の一方の面に形成されるとともに前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１の導電型と反

対の第２の導電型を有する第２非晶質半導体層と、前記半導体基板の一方の面の少なくとも一部に形成されたテクスチャ構造と、前記テクスチャ構造の上に、前記第１非晶質半導体層及び前記第２非晶質半導体層の少なくとも一方の非晶質半導体層を含む光散乱層と、を備える（第１の構成）。

[0010] 第１の構成によれば、半導体基板の一方の面の少なくとも一部に、テクスチャ構造が形成され、テクスチャ構造の上に第１非晶質半導体層及び第２非晶質半導体層の少なくとも一方の非晶質半導体層を含む光散乱層を有する。光散乱層におけるテクスチャ構造によって、光散乱層の反射率は略均一となるため、光散乱層の位置を特定しやすくなる。そのため、光散乱層における第１非晶質半導体層及び第２非晶質半導体層の少なくとも一方の位置を特定することができ、第１非晶質半導体層と第２非晶質半導体層とが重ならないように第１非晶質半導体層と第２非晶質半導体層とを形成することができる。

[0011] 第２の構成は、第１の構成において、前記光散乱層は、前記半導体基板の一方の面において、前記第１非晶質半導体層と前記第２非晶質半導体層が形成される領域と異なる領域に形成され、前記第１非晶質半導体層及び前記第２非晶質半導体層の一方を形成する際の位置の調整に用いるアライメント部であることとしてもよい。

[0012] 第２の構成によれば、アライメント部は、第１非晶質半導体層及び第２非晶質半導体層が形成される領域とは異なる領域に形成され、第１非晶質半導体層及び第２非晶質半導体層の一方を形成する際の位置の調整に用いられる。そのため、第１非晶質半導体層及び第２非晶質半導体層が形成される領域にアライメント部が形成される場合と比べ、アライメント部の位置を特定しやすく、第１非晶質半導体層と第２非晶質半導体層とが重ならないように、より適切な位置に第１非晶質半導体層及び第２非晶質半導体層を形成することができる。

[0013] 第３の構成は、第２の構成において、前記アライメント部は、前記光電変換素子を識別する識別情報を含むこととしてもよい。

[0014] 第３の構成によれば、アライメント部の識別情報によって光電変換素子を識別することができる。

[0015] 第４の構成は、第１の構成において、前記光散乱層は、前記第１非晶質半導体層及び前記第２非晶質半導体層の少なくとも一方が形成された領域に形成され、前記第１非晶質半導体層及び前記第２非晶質半導体層の一方を形成する際の位置の調整に用いるためのアライメント部であることとしてもよい。

[0016] 第４の構成によれば、アライメント部が第１非晶質半導体層及び第２非晶質半導体層が形成される領域と異なる領域に形成される場合と比べ、半導体基板の一方の面における第１非晶質半導体層及び第２非晶質半導体層が形成される領域を大きくすることができる。

[0017] 第５の構成は、第１の構成において、前記光散乱層は、前記第１非晶質半導体層及び前記第２非晶質半導体層の少なくとも一方が形成された領域に形成され、前記第１非晶質半導体層及び前記第２非晶質半導体層が形成された位置の検査に用いるための検査部であることとしてもよい。

[0018] 第５の構成によれば、検査部におけるテクスチャ構造によって、第１非晶質半導体層と第２非晶質半導体層の少なくとも一方が形成された位置を特定しやすくなるため、第１非晶質半導体層と第２非晶質半導体層が適切な位置に形成されているか否か検査することができる。

[0019] 第６の構成は、第１から第５のいずれかの構成において、前記光散乱層は、さらに、前記一方の半導体層と前記半導体基板の一方の面との間に真性非晶質半導体層を含むこととしてもよい。

[0020] 第６の構成によれば、光散乱層における非晶質半導体層が先に形成される場合、光散乱層の膜厚は当該非晶質半導体層が形成されていない領域よりも厚くなるため、光散乱層のコントラストが高くなる。その結果、光散乱層が形成されている位置がより特定しやすくなり、後に形成される非晶質半導体層をより適切な位置に形成できる。

[0021] 第７の構成は、第１から第６のいずれかの構成において、前記テクスチャ

構造を平面視した場合に、前記テクスチャ構造の凸部の外接円の直径の平均値は、１５μｍ未満であることとしてもよい。

[0022] 第６の構成によれば、半導体基板の一方の面からの反射光量が小さくなるため、アライメント部の位置を特定しやすくなる。

[0023] 本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。また、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。

[0024] この明細書においては、非晶質半導体層は、微結晶相を含んで良いものとする。微結晶相は、平均粒子径が１～５０ｎｍである結晶を含む。

[0025] ［実施の形態１］

図１Ａは、実施の形態１による光電変換素子を上から見た模式図である。また、図１Ｂは、図１Ａに示す光電変換素子１０をＡ－Ａ線で切断した光電変換素子１０の構成を示す断面図である。図１Ａを参照して、光電変換素子１０は、半導体基板１の一方の面の面内方向において、ｎ型非晶質半導体層４とｐ型非晶質半導体層５が交互に配置されている。

また、半導体基板１の一方の面には、ｎ型非晶質半導体層４とｐ型非晶質半導体層５とが形成されている領域と異なる領域にアライメントマーク４Ｍが形成されている。以下、光電変換素子１０の具体的な構成について説明する。

[0026] 図１Ａ及び１Ｂを参照して、光電変換素子１０は、半導体基板１と、反射防止膜２と、パッシベーション膜３と、ｎ型非晶質半導体層４と、ｐ型非晶質半導体層５と、電極６，７と、保護膜８と、アライメントマーク４Ｍとを備える。

[0027] 半導体基板１において反射防止膜２が形成された面から太陽光が入射される。以下、反射防止膜２が形成された面を「受光面」、ｎ型非晶質半導体層

４と、ｐ型非晶質半導体層５が形成された面を「裏面」と呼ぶ。

[0028] 半導体基板１は、例えば、ｎ型単結晶シリコン基板からなる。半導体基板１は、例えば、１００～１５０μｍの厚さを有する。そして、半導体基板１は、図１に示すように基板の両面にテクスチャ構造が形成されている。本実施形態におけるテクスチャのサイズは１５μｍ未満である。テクスチャサイズの詳細については後述する。

[0029] 反射防止膜２は、半導体基板１の受光面に接して配置される。

[0030] パッシベーション膜３は、半導体基板１の裏面に接して配置される。

[0031] ｎ型非晶質半導体層４は、パッシベーション膜３に接して配置される。

[0032] ｐ型非晶質半導体層５は、パッシベーション膜３に接し、半導体基板１の面内方向においてｎ型非晶質半導体層４に隣接して配置される。より詳しくは、ｐ型非晶質半導体層５は、半導体基板１の面内方向においてｎ型非晶質半導体層４との間で所望の間隔を隔てて配置される。

[0033] ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、半導体基板１の面内方向において交互に配置される。

[0034] 図１Ｂではアライメントマーク４Ｍが図示されていないが、アライメントマーク４Ｍは、ｎ型非晶質半導体層４と同じ半導体層を含み、アライメントマーク４Ｍの上部にはｐ型非晶質半導体層５と同じ半導体層が堆積されている。光電変換素子１０の具体的な製造方法は後述するが、本実施の形態では、ｎ型非晶質半導体層４を形成した後、ｐ型非晶質半導体層５が形成される。アライメントマーク４Ｍは、ｐ型非晶質半導体層５を形成する際に用いるシャドーマスクの位置の調整に用いられる。

[0035] 本実施の形態において、アライメントマーク４Ｍは、光散乱層の一例である。光散乱層は、半導体基板１の裏面の少なくとも一部に形成されたテクスチャ構造と、ｎ型非晶質半導体層４及びｐ型非晶質半導体層５の少なくとも一方と同じ非晶質半導体層を含む。本実施の形態では、アライメントマーク４Ｍは、ｐ型非晶質半導体層５を形成する際のシャドーマスクの位置の調整に用いられるアライメント部として機能する。

[0036] 電極６は、ｎ型非晶質半導体層４上に、ｎ型非晶質半導体層４に接して配置される。

[0037] 電極７は、ｐ型非晶質半導体層５上に、ｐ型非晶質半導体層５に接して配置される。

[0038] 保護膜８は、パッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７に接して配置される。より詳しくは、保護膜８は、隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５間において、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７の一部に接して配置されるとともに、ｎ型非晶質半導体層４とｐ型非晶質半導体層５との間に配置されたパッシベーション膜３の一部に接して配置される。そして、保護膜８は、電極６，７上に開口部８Ａを有し、電極６，７の端から電極６，７の内側へ向かって５μｍ以上の領域に形成される。

[0039] 反射防止膜２は、例えば、窒化シリコン膜からなり、例えば、６０ｎｍの膜厚を有する。また反射防止層２と受光面の間に、真性非晶質半導体層や、ｎ型、ｐ型の導電型の非晶質半導体層が挿入されていてもよい。この場合、受光面のパッシベーション性を向上することができるため好ましい。

[0040] パッシベーション膜３は、例えば、非晶質シリコン、非晶質シリコンの酸化物、非晶質シリコンの窒化物、非晶質シリコンの酸窒化物、および多結晶シリコンのいずれかからなる。

[0041] パッシベーション膜３が非晶質シリコンの酸化物からなる場合、パッシベーション膜３は、シリコンの熱酸化膜からなっていてもよいし、プラズマＣＶＤ（Chemical Vapor Deposition）法等の気相成膜法によって形成されたシリコンの酸化物からなっていてもよい。

[0042] パッシベーション膜３は、例えば、１～２０ｎｍの膜厚を有し、好ましくは、３～８ｎｍの膜厚を有する。そして、パッシベーション膜３がシリコンの絶縁膜からなる場合、パッシベーション膜３は、キャリア（電子および正孔）がトンネル可能な膜厚を有する。実施の形態１においては、パッシベーション膜３は、シリコンの熱酸化膜からなり、パッシベーション膜３の膜厚

は、２ｎｍに設定されている。

[0043] ｎ型非晶質半導体層４は、ｎ型の導電型を有し、水素を含有する非晶質半導体層である。ｎ型非晶質半導体層４は、例えば、ｎ型非晶質シリコン、ｎ型非晶質シリコンゲルマニウム、ｎ型非晶質ゲルマニウム、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイド、ｎ型非晶質シリコンオキシナイトライド、およびｎ型非晶質シリコンカーボンオキサイド等からなる。ｎ型非晶質半導体層４は、例えば、ｎ型ドーパントとしてリン（Ｐ）を含む。そして、ｎ型非晶質半導体層４は、例えば、５～５０ｎｍの膜厚を有する。

[0044] ｐ型非晶質半導体層５は、ｐ型の導電型を有し、水素を含有する非晶質半導体層である。ｐ型非晶質半導体層５は、例えば、ｐ型非晶質シリコン、ｐ型非晶質シリコンゲルマニウム、ｐ型非晶質ゲルマニウム、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイド、ｐ型非晶質シリコンオキシナイトライド、およびｐ型非晶質シリコンカーボンオキサイド等からなる。ｐ型非晶質半導体層５は、例えば、ｐ型ドーパントとしてボロン（Ｂ）を含む。そして、ｐ型非晶質半導体層５は、例えば、５～５０ｎｍの膜厚を有する。

[0045] [テクスチャサイズの定義]

ここで、テクスチャサイズについて説明する。本明細書において、テクスチャのサイズとは、半導体基板１の主面を平面視した状態、すなわち半導体基板１の主面に対して垂直上方から見た状態におけるサイズを意味する。テクスチャの具体例としては、主面が（１００）面であるｎ型単結晶シリコン基板に、異方性エッチングを施すことによって得られるピラミッド状（四角錐状や四角錐台状）の凹凸構造がある。実際のテクスチャは、図２に示すように、大きさや形状がさまざまなピラミッド状の凹凸が複数形成されている。この凹凸には、重なり合っているものや、変形したものも含まれている。

[0046] 本実施の形態では、テクスチャを平面視した場合に、テクスチャの凸部の外接円の直径の平均値をテクスチャのサイズと定義する。ここでは、下記の

方法により、テクスチャのサイズを求めた。

[0047] 半導体基板１の主面において１００μｍ×１００μｍの大きさの領域を抽出し、抽出した領域に含まれるピラミッド状の凹凸の側面の斜線長（平面視における斜線長）ｒのうち、斜線長ｒが長いものから順に２０個（ｒ１、ｒ２、…、ｒ２０）を検出する。そして、検出した２０個の斜線長ｒ（ｒ１、ｒ２、…、ｒ２０）の平均値ｒａｖｅの２倍をテクスチャ構造のサイズとする。これは、半導体基板１の主面における１００μｍ×１００μｍの大きさの領域内で、テクスチャを平面視した場合に、ピラミッド状の凸部の外接円の直径Ｒのうち、長いものから順に２０個（Ｒ１、Ｒ２、…、Ｒ２０）を検出し、検出した２０個の外接円の直径Ｒの平均長と等しい。

[0048] なお、ピラミッド状の凹凸の底面の一辺の長さに基づいて、テクスチャのサイズを定義してもいいし、ピラミッド状の凹凸の高さに基づいて、テクスチャのサイズを定義してもよい。例えば、ピラミッド状の凹凸の形状が、正方形の底面を有する四角錐である場合、底面の一辺の長さａは、平面視した側面の斜線長ｒとａ＝２×ｒ／√２の関係がある。また、底面と、側面の斜辺との成す角θをテクスチャの傾斜角とした場合、高さｂは、ｂ＝ｒ×ｔａｎθの関係がある。

[0049] 次に、電極６、７及び保護膜８の具体的な構造について説明する。図３は、図１に示す電極６，７および保護膜８の拡大図である。図３の（ａ）は、電極６が形成されている部分の拡大図であり、図３の（ｂ）は、電極７が形成されている部分の拡大図である。なお、図３では、電極６，７および保護膜８の構造を分かり易くするため、半導体基板１の裏面が平坦であり、平坦なパッシベーション膜３の上にｎ型非晶質半導体層４、及びｐ型非晶質半導体層５が形成されている構造を図示している。実際には、テクスチャが形成された半導体基板１の裏面にパッシベーション膜３が形成され、凹凸形状を有するパッシベーション膜３の上にｎ型非晶質半導体層４、及びｐ型非晶質半導体層５が形成されている。

[0050] 図３の（ａ）に示すように、電極６は、導電層６ａ、６ｂからなる。導電

層６ａは、ｎ型非晶質半導体層４に接して配置される。導電層６ｂは、導電層６ａに接して配置される。保護膜８の開口部８Ａの幅をＬとし、電極６，７の端から開口部８Ａまでの距離をＨとした場合、導電層６ａ，６ｂは、ｎ型非晶質半導体層４の面内方向において、ｎ型非晶質半導体層４の中心から両側にＨ＋Ｌ／２の範囲に形成される。幅Ｌは、例えば、２０μｍ以上であり、好ましくは、１００μｍ以上である。幅Ｌがこのような値に設定されることによって、外部配線と電極６，７との密着性を確保できるとともに、コンタクト抵抗を低下できる。また、距離Ｈは、電極６，７と保護膜８との密着性を考慮すると、例えば、５μｍ以上である。

[0051] 図３の（ｂ）に示すように、電極７は、導電層７ａ，７ｂからなる。導電層７ａは、ｐ型非晶質半導体層５に接して配置される。導電層７ｂは、導電層７ａに接して配置される。導電層７ａ，７ｂは、ｐ型非晶質半導体層５の面内方向において、ｐ型非晶質半導体層５の中心から両側にＨ＋Ｌ／２の範囲に形成される。

[0052] その結果、電極６，７の各々は、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５の面内方向において、２Ｈ＋Ｌの長さを有する。

[0053] 図３の（ａ）（ｂ）に示すように、保護膜８は、例えば、保護層８ａ，８ｂの２層構造からなる。保護膜８がｎ型非晶質半導体層４上に形成される場合、保護層８ａは、パッシベーション膜３、ｎ型非晶質半導体層４および電極６に接して配置される。保護層８ｂは、保護層８ａに接して配置される。保護膜８がｐ型非晶質半導体層５上に形成される場合、保護層８ａは、パッシベーション膜３、ｐ型非晶質半導体層５および電極７に接して配置される。保護層８ｂは、保護層８ａに接して配置される。

[0054] そして、ｎ型非晶質半導体層４の面内方向において、電極６の端よりもｎ型非晶質半導体層４の外側の領域をギャップ領域Ｇ１と言い、ｐ型非晶質半導体層５の面内方向において、電極７の端よりもｐ型非晶質半導体層５の外側の領域をギャップ領域Ｇ２と言う。その結果、ｎ型非晶質半導体層４の面内方向においてｎ型非晶質半導体層４の両側にギャップ領域Ｇ１が存在する

。また、ｐ型非晶質半導体層５の面内方向においてｐ型非晶質半導体層５の両側にギャップ領域Ｇ２が存在する。

[0055] 保護膜８がパッシベーション膜３、ｎ型非晶質半導体層４および電極６に接して配置されるとともにパッシベーション膜３、ｐ型非晶質半導体層５および電極７に接して配置される結果、半導体基板１の面内方向において隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５の領域では、ギャップ領域Ｇ（＝Ｇ１＋Ｇ２）が存在し、保護膜８は、図１に示すように、電極６，７およびギャップ領域Ｇ上に形成されることになる。このギャップ領域Ｇは、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５がむき出しになった領域であり、例えば、２０μｍ～５００μｍの幅を有する。

[0056] 電極６、７が例えば銀（Ａｇ）やアルミニウム（Ａｌ）で構成されている場合、電極６、７の反射率は９０％以上となる。半導体基板１の裏面には、８００－１２００ｎｍ程度の長波長領域の光が到達する。半導体基板１の受光面から入射してきた光が、電極６、７が設けられている領域ｎ、ｐに入射すると、電極６、７によって反射されて半導体基板１内に戻り、半導体基板１に吸収される。しかし、電極６、７が設けられていないギャップ領域Ｇ（図１参照）に光が入射した場合、電極６、７による反射が無いため、半導体基板１の裏面側に光が抜け、入射光を有効に利用できない場合がある。ギャップ領域Ｇの幅が広くなると、電極６、７で反射されない光が増えるため、好ましくない。このため、ギャップ領域Ｇの幅は５００μｍ以下が好ましく、３００μｍ以下であることがより好ましい。

[0057] 導電層６ａ，７ａの各々は、透明導電膜からなる。透明導電膜は、例えば、ＩＴＯ（Indium Tin Oxide）、ＺｎＯおよびＩＷＯ（Indium Tungsten Oxide）などからなる。

[0058] 導電層６ｂ，７ｂの各々は、金属からなる。金属は、例えば、銀（Ａｇ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、錫（Ｓｎ）、白金（Ｐｔ）、金（Ａｕ）、クロム（Ｃｒ）、タングステン（Ｗ）、コバルト

（Ｃｏ）およびチタン（Ｔｉ）のいずれか、またはこれらの合金、またはこれら金属の２層以上の積層膜からなる。

[0059] 導電層６ａ，７ａとしては、それぞれ、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５と密着性が良い透明導電膜を用いることが好ましく、導電層６ｂ，７ｂとしては、導電率が高い金属を用いることが好ましい。

[0060] 導電層６ａ，７ａの各々の膜厚は、例えば、３～１００ｎｍである。導電層６ｂ，７ｂの各々の膜厚は、５０ｎｍ以上であることが好ましく、実施の形態１においては、例えば、０．８μｍである。

[0061] なお、実施の形態１においては、電極６は、導電層６ｂのみからなっており、電極７は、導電層７ｂのみからなっていてもよい。この場合、導電層６ａ，７ａが無く、導電層６ｂ，７ｂがそれぞれｎ型非晶質半導体層４およびｐ型非晶質半導体層５に接する。

[0062] 導電層６ａ，７ａが無い場合、導電層６ｂ，７ｂは、金属膜で構成されており、それぞれ、下地であるｎ型非晶質半導体層４およびｐ型非晶質半導体層５と密着性が高い金属であることが好ましい。例えば、導電層６ｂ，７ｂは、Ｔｉ，Ｎｉ，Ａｌ，Ｃｒ等からなり、かつ、１～１０ｎｍ程度の膜厚を有する密着層と、Ａｌ，Ａｇ等を主成分とする光反射金属との積層構造からなる。

[0063] また、導電層６ｂ，７ｂは、保護膜８と接するため、保護膜８との密着性を考慮する必要がある。保護膜８として、シリコン、アルミニウム、チタンおよびジルコニア等の酸化膜、シリコンおよびアルミニウムの窒化膜、シリコンおよびアルミニウムの酸窒化膜等を用いた場合、導電層６ｂ，７ｂの保護膜８側の表面は、Ａｌ、インジウム（Ｉｎ）、Ｔｉ、Ｎｉ、Ｃｕ、Ｃｒ、Ｗ、Ｃｏ、パラジウム（Ｐｄ）およびＳｎ等の金属からなることが好ましい。

[0064] 更に、電極６，７の各々は、透明導電膜の単膜からなっていてもよい。この場合、透明導電膜は、上述したＩＴＯ等からなる。

[0065] 保護層８ａ，８ｂの各々は、無機絶縁膜からなる。無機絶縁膜は、酸化膜

、窒化膜および酸窒化膜等からなる。

[0066] 酸化膜は、シリコン、アルミニウム、チタン、ジルコニア、ハフニウム、亜鉛、タンタルおよびイットリウム等の酸化膜からなる。

[0067] 窒化膜は、シリコンおよびアルミニウム等の窒化膜からなる。

[0068] 酸窒化膜は、シリコンおよびアルミニウム等の酸窒化膜からなる。

[0069] そして、保護層８ｂは、保護層８ａと異なる無機絶縁膜からなる。即ち、上述した無機絶縁膜の中から２種類の膜を選択して保護層８ａ，８ｂを形成する。

[0070] また、保護層８ａが半導体層からなり、保護層８ｂが上述した無機絶縁膜からなっていてもよい。

[0071] この場合、半導体層は、非晶質半導体層からなる。そして、非晶質半導体層は、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質ゲルマニウム、非晶質シリコンカーバイド、非晶質シリコンナイトライド、非晶質シリコンオキサイド、非晶質シリコンオキシナイトライドおよび非晶質シリコンカーボンオキサイド等からなる。絶縁性が高い方が電極６，７間のリークを抑制できるため、保護層８ａは、真性の非晶質半導体層からなることが好ましい。例えば、保護層８ａは、真性の非晶質シリコンからなり、保護層８ｂは、シリコンの窒化膜からなる。

[0072] 但し、保護層８ｂが絶縁膜からなる場合、保護層８ａは、ｎ型非晶質半導体層またはｐ型非晶質半導体層からなっていてもよい。

[0073] 保護層８ｂは、正の固定電荷を持つ誘電体膜からなることが好ましい。正の固定電荷を持つ誘電体膜は、例えば、シリコンの窒化膜およびシリコンの酸窒化膜である。

[0074] 半導体基板１は、ｎ型単結晶シリコンからなるので、保護層８ｂが正の固定電荷を持つ誘電体膜からなる場合、保護層８ｂは、少数キャリアである正孔に対して電界を及ぼし、ギャップ領域Ｇにおける少数キャリア（正孔）のライフタイムを長く維持することができる。

[0075] 保護膜８は、２層構造に限らず、単層、または２層構造以上の多層構造か

らなっていてもよい。

[0076] 保護膜８が単層からなる場合、保護膜８は、上述した無機絶縁膜の中から選択された１種類の膜からなる。

[0077] 保護膜８が多層構造からなる場合、保護膜８は、上述した保護層８ａ，８ｂを多層構造の中に含む。

[0078] 上述したように、保護膜８が２層構造からなる場合、保護層８ａを非晶質半導体層で形成し、保護層８ｂを絶縁膜で形成することによって、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５に対するパッシベーション性と、電極６，７間の絶縁性とを両立できるので、好ましい。

[0079] また、半導体基板１がｎ型シリコン基板からなる場合、正の固定電荷を持つ誘電体膜によって保護層８ｂを形成することにより、電界をギャップ領域に及ぼし、ギャップ領域における少数キャリア（正孔）のライフタイムを長くできるので、更に、好ましい。

[0080] 更に、上述した無機絶縁膜が保護膜８の多層構造の中に含まれる場合、非晶質半導体層（ｎ型非晶質半導体層４およびｐ型非晶質半導体層５）に拡散してくる水分等を防ぐ防湿効果を得ることができるので、好ましい。上述した無機絶縁膜の中でも、シリコンの窒化膜、シリコンの酸窒化膜は、他の無機絶縁膜に比べて防湿性が特に高いため、特に好ましい。そして、ｎ型シリコン基板を用いた場合には、防湿性と正の固定電荷による電界効果とを合わせて得ることができるので、光電変換素子１０の長期的な信頼性と高効率化とを両立することができる。

[0081] 例えば、保護膜８が２層構造以上の多層膜、例えば、３層構造からなる場合、１つの保護層（ｎ型非晶質半導体層４またはｐ型非晶質半導体層５に接する保護層）が非晶質半導体層からなり、残りの２つの保護層が無機絶縁膜の中から選択された２種類の膜からなる。

[0082] 更に、保護膜８が単層または多層からなる場合、保護膜８は、上述した無機絶縁膜上に有機物の絶縁膜等が形成された構造からなっていてもよい。

[0083] 有機物は、例えば、イミド系樹脂、エポキシ樹脂、フッ素樹脂、ポリカー

ボネート、および液晶ポリマー等からなる。

[0084] イミド系樹脂は、例えば、ポリイミドである。フッ素樹脂は、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）である。また、有機物は、スクリーン印刷で形成されたレジストであってもよい。

[0085] 図４は、図１に示すｎ型非晶質半導体層４の詳細な構造を示す断面図である。なお、この図では、半導体基板１の裏面が平坦であり、平坦なパッシベーション膜３の上に、ｎ型非晶質半導体層４が形成されている構造を示しているが、実際には、半導体基板１の裏面にはテクスチャ構造が形成されている。

[0086] 図４を参照して、ｎ型非晶質半導体層４は、ｎ型非晶質半導体層４の面内方向において、フラット領域ＦＴと、膜厚減少領域ＴＤとを有する。フラット領域ＦＴは、ｎ型非晶質半導体層４のうち、最も厚い膜厚を有し、かつ、膜厚がほぼ一定である部分からなる。

[0087] フラット領域ＦＴの両端の点をＡ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＢ点としたとき、膜厚減少領域ＴＤは、ｎ型非晶質半導体層４の面内方向においてＡ点からＢ点までの領域である。

[0088] そして、膜厚減少領域ＴＤは、ｎ型非晶質半導体層４の面内方向においてフラット領域ＦＴの両側に配置される。

[0089] ｎ型非晶質半導体層４が膜厚減少領域ＴＤを有するのは、後述するように、シャドーマスクを用いてプラズマＣＶＤ法によってｎ型非晶質半導体層４を形成するからである。膜厚減少領域ＴＤは、フラット領域ＦＴよりも薄い膜厚を有するので、膜厚減少領域ＴＤのドーパント濃度は、フラット領域ＦＴのドーパント濃度よりも高い。

[0090] 電極６は、ｎ型非晶質半導体層４のフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。

[0091] ｐ型非晶質半導体層５も、図４に示すｎ型非晶質半導体層４と同じ構造からなる。そして、電極７は、ｐ型非晶質半導体層５のフラット領域ＦＴの全

体と膜厚減少領域ＴＤの一部とに接して配置される。

[0092] その結果、キャリア（電子）がｎ型非晶質半導体層４を介して電極６へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｐ型非晶質半導体層５を介して電極７へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

[0093] なお、電極６は、ｎ型非晶質半導体層４の膜厚減少領域ＴＤの全体に接していてもよく、電極７は、ｐ型非晶質半導体層５の膜厚減少領域ＴＤの全体に接していてもよい。

[0094] 図５は、図１に示すｎ型非晶質半導体層４の他の詳細な構造を示す断面図である。図５の（ａ）を参照して、光電変換素子１０は、ｎ型非晶質半導体層４に代えてｎ型非晶質半導体層４１を備え、電極６に代えて電極６１を備えていてもよい。

[0095] ｎ型非晶質半導体層４１において、膜厚が最大である点をＣ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＤ点とする。その結果、膜厚減少領域ＴＤは、ｎ型非晶質半導体層４１の面内方向においてＣ点からＤ点までの領域である。

[0096] そして、ｎ型非晶質半導体層４１は、ｎ型非晶質半導体層４１の面内方向において２つの膜厚減少領域ＴＤを有する。２つの膜厚減少領域ＴＤは、ｎ型非晶質半導体層４１の面内方向において相互に接して配置される。

[0097] 電極６１は、２つの膜厚減少領域ＴＤのうち、一方の膜厚減少領域ＴＤの一部と他方の膜厚減少領域ＴＤの一部とに接して配置される。

[0098] 光電変換素子１０は、ｐ型非晶質半導体層５に代えて、図５の（ａ）に示すｎ型非晶質半導体層４１と同じ構造からなるｐ型非晶質半導体層を備えていてもよい。

[0099] その結果、キャリア（電子）がｎ型非晶質半導体層４１を介して電極６１

へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｎ型非晶質半導体層４１と同じ構造を有するｐ型非晶質半導体層を介して電極へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

[0100] なお、電極６１は、ｎ型非晶質半導体層４１と、ｎ型非晶質半導体層４１と同じ構造を有するｐ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤの全体に接して配置されていてもよい。

[0101] 図５の（ｂ）を参照して、光電変換素子１０は、ｎ型非晶質半導体層４に代えてｎ型非晶質半導体層４２を備え、電極６に代えて電極６２を備えていてもよい。

[0102] ｎ型非晶質半導体層４２において、膜厚が最大である点をＥ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＦ点とし、膜厚の変化率の符号が負から正に変化する点をＧ点とする。

[0103] その結果、膜厚減少領域ＴＤ１は、ｎ型非晶質半導体層４２の面内方向においてＥ点からＦ点までの領域であり、膜厚減少領域ＴＤ２は、ｎ型非晶質半導体層４２の面内方向においてＥ点からＧ点までの領域である。

[0104] そして、ｎ型非晶質半導体層４２は、ｎ型非晶質半導体層４２の面内方向において２つの膜厚減少領域ＴＤ１と２つの膜厚減少領域ＴＤ２とを有する。

[0105] ２つの膜厚減少領域ＴＤ２は、ｎ型非晶質半導体層４２の面内方向における膜厚分布がＧ点を通る線に対して対称になるように配置される。２つの膜厚減少領域ＴＤ１は、ｎ型非晶質半導体層４２の面内方向において２つの膜厚減少領域ＴＤ２の両側に配置される。

[0106] 電極６２は、２つの膜厚減少領域ＴＤ２の全体と、一方の膜厚減少領域Ｔ

Ｄ１の一部と、他方の膜厚減少領域ＴＤ１の一部とに接して配置される。

[0107] 光電変換素子１０は、ｐ型非晶質半導体層５に代えて、図５の（ｂ）に示すｎ型非晶質半導体層４２と同じ構造からなるｐ型非晶質半導体層を備えていてもよい。

[0108] その結果、キャリア（電子）がｎ型非晶質半導体層４２を介して電極６２へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｎ型非晶質半導体層４２と同じ構造を有するｐ型非晶質半導体層を介して電極へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

[0109] なお、電極６２は、ｎ型非晶質半導体層４２と、ｎ型非晶質半導体層４２と同じ構造を有するｐ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤ１の全体と、２つの膜厚減少領域ＴＤ２の全体とに接して配置されていてもよい。

[0110] このように、光電変換素子１０は、膜厚減少領域ＴＤ（ＴＤ１，ＴＤ２）を有するｎ型非晶質半導体層およびｐ型非晶質半導体層を備える。そして、この発明の実施の形態においては、膜厚減少領域は、膜厚減少領域ＴＤ，ＴＤ１，ＴＤ２のいずれかからなる。

[0111] 従って、ｎ型非晶質半導体層またはｐ型非晶質半導体層の膜厚が最大である点を第１の点とし、ｎ型非晶質半導体層またはｐ型非晶質半導体層の面内方向において、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点、または膜厚の変化率の符号が負から正に変化する点を第２の点としたとき、膜厚減少領域は、ｎ型非晶質半導体層またはｐ型非晶質半導体層の面内方向において、第１の点から第２の点までの領域である。

[0112] なお、この発明の実施の形態においては、ｎ型非晶質半導体層４およびｐ

型非晶質半導体層５の少なくとも一方が膜厚減少領域を有していればよい。

[0113] 次に、光電変換素子１０の製造方法について説明する。図６から図１０は、それぞれ、図１に示す光電変換素子１０の製造方法を示す第１から第５の工程図である。

[0114] 図６を参照して、光電変換素子１０の製造が開始されると、バルクのシリコンからワイヤソーによって１００～３００μｍの厚さを有するウェハを切り出す。そして、ウェハの表面のダメージ層を除去するためのエッチングと、厚さを調整するためのエッチングとを行い、半導体基板１’を準備する（図６の工程（ａ）参照）。

[0115] 一般的に、テクスチャ構造を有するシリコン基板は、シリコンインゴットをワイヤソー等によりスライスして得られるシリコン基板をエッチングすることにより製造される。テクスチャを形成する基板は、遊離砥粒スライス基板を使用した単結晶シリコンが主流であるが、コスト削減やスライス技術の向上もあり固定砥粒スライス基板おいても同様のテクスチャが形成可能である。

[0116] 半導体基板１’のエッチングは、アルカリ性のエッチング液を用いた湿式エッチングにより行うことができる。このエッチングは水酸化ナトリウム溶液中の場合、以下の反応式（１）、（２）、（３）等の反応によって進行する。

$$Si + 2NaOH + H_2O \rightarrow Na_2SiO_3 + 2H_2 \quad \cdots (1)$$

$$2Si + 2NaOH + 3H_2O \rightarrow Na_2Si_2O_5 + 4H_2 \quad \cdots (2)$$

$$3Si + 4NaOH + 4H_2O \rightarrow Na_4Si_3O_8 + 6H_2 \quad \cdots (3)$$

[0117] 半導体基板１’の表面にテクスチャ構造を形成するために、例えばエッチング速度を制御したエッチング液を使用することにより異方性エッチングを行う。半導体基板１’の表面へのテクスチャ構造の形成は以下のメカニズムに基づく。半導体基板１’のアルカリ水溶液によるエッチング速度は、シリコンの（１００）面が最も早く、（１１１）面が最も遅い。そのため、アルカリ水溶液にエッチング速度を低下させることができる特定の添加剤（以下

、「エッチング抑制剤」ということもある。）を添加することによってテクスチャーエッチングの速度を抑制すると、シリコンの（１００）面等のエッチングされやすい結晶面が優先的にエッチングされ、エッチング速度の遅い（１１１）面が表面に残存する。この（１１１）面は、（１００）面に対して約５４度の傾斜を持つためにプロセスの最終段階では（１１１）面とその等価な面で構成されるピラミッド状の凹凸構造が形成される。

[0118] しかし、エッチング条件によっては、おおよそ４０－５４度程度の傾斜を持ったテクスチャが形成されることもあり、必ずしもテクスチャの表面が（１１１）が形成される訳ではない。本発明でも、テクスチャの傾斜面が、（１１１）面である必要はなく、傾斜が緩やかであってもよい。

[0119] また、テクスチャ形成用エッチング液として、水酸化ナトリウム（ＮａＯＨ）水溶液に、エッチング抑制剤としてイソプロピルアルコール（以下、「ＩＰＡ」と称する場合がある。）を添加したエッチング液を使用してもよい。このエッチング液を６０～８０℃程度に加温し、（１００）面のシリコン基板を１０～３０分間浸漬させてエッチングする。

[0120] また、水酸化ナトリウム又は水酸化カリウムと、添加剤としてリグニン等の特定の添加剤と、炭酸水素ナトリウム又は炭酸水素カリウムを含むエッチング液を使用することにより、微小なピラミッド状（凹部の底面から凸部の頂点までの高さが１μｍ以下）のテクスチャ構造を形成することができる。このように、エッチング液の温度、処理時間、エッチング抑制剤の種類、エッチング速度、基板の種類など種々の条件を変えることで、テクスチャのサイズを制御することができる。ここでは、テクスチャのサイズが１５μｍ以下となるようにエッチング条件が設定されている。

[0121] 本実施の形態では、図６の工程（ａ）の後、半導体基板１’をＮａＯＨおよびＫＯＨ等のアルカリ溶液（例えば、ＫＯＨ：１～５ｗｔ％、イソプロピルアルコール：１～１０ｗｔ％の水溶液）を用いてエッチングする。これによって、半導体基板１’の両面が異方性エッチングされ、テクスチャのサイズが１５μｍ以下のテクスチャ構造が形成される。（図６の工程（ｂ）参照

）。

[0122] 引き続いて、半導体基板１の表面を熱酸化して酸化膜１１を半導体基板１の受光面に形成するとともにパッシベーション膜３を半導体基板１の裏面（受光面と反対側の表面）に形成する（図６の工程（ｃ）参照）。

[0123] 半導体基板１の酸化は、ウェット処理および熱酸化のいずれでもよい。ウェット酸化の場合は、例えば、半導体基板１を過酸化水素、硝酸およびオゾン水等に浸漬し、その後、ドライ雰囲気中で８００～１０００℃で半導体基板１を加熱する。また、熱酸化の場合、例えば、酸素または水蒸気の雰囲気中で半導体基板１を９００～１０００℃に加熱する。

[0124] 図６の工程（ｃ）の後、スパッタリング法、ＥＢ（Electron Beam）蒸着およびＴＥＯＳ法等を用いて酸化膜１１に接して窒化シリコン膜１２を形成する。これによって、反射防止膜２が半導体基板１の受光面に形成される（図７の工程（ｄ）参照）。

[0125] 図７の工程（ｄ）の後、半導体基板１をプラズマ装置の反応室に入れ、シャドーマスク３０を半導体基板１のパッシベーション膜３上に配置する（図７の工程（ｅ）参照）。

[0126] ここで、シャドーマスク３０について説明する。図１１Ａは、シャドーマスク３０を上から見た模式図である。シャドーマスク３０は、複数の開口部３０ａと、開口部３０ｂとを有する。開口部３０ａは、パッシベーション膜３の上にｎ型非晶質半導体層４を形成するための開口部であり、隣接する開口部３０ａと一定の距離を隔てて形成されている。開口部３０ｂは、ｐ型非晶質半導体層５を形成する際の基準となるアライメントマークを形成するための開口部である。

[0127] シャドーマスク３０は、例えば、ステンレス鋼からなり、厚さが２００μｍのメタルマスクで構成される。開口部３０ａは、略長方形の形状を有し、開口部３０ｂは、略正方形の形状を有する。開口部３０ａの開口幅ｗは約４００μｍである。また、開口部３０ｂは、１．０ｍｍ×１．０ｍｍの大きさを有するが、０．４ｍｍ×０．４ｍｍの大きさがより好ましい。

[0128] 半導体基板１の温度を１３０～１８０℃に設定し、０～１００ｓｃｃｍの水素（H_2）ガス、４０ｓｃｃｍのSiH_4ガス、および４０ｓｃｃｍのホスフィン（PH_3）ガスを反応室に流し、反応室の圧力を４０～１２０Ｐａに設定する。その後、ＲＦパワー密度が５～１５ｍＷ／ｃｍ^{2}である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、PH_3ガスは、水素によって希釈されており、PH_3ガスの濃度は、例えば、１％である。

[0129] これによって、シャドーマスク３０によって覆われていないパッシベーション膜３の領域にｎ型非晶質シリコンが堆積され、ｎ型非晶質半導体層４とアライメントマーク４Ｍとがパッシベーション膜３上に形成される（図７の工程（ｆ）参照）。

[0130] シャドーマスク３０がパッシベーション膜３上に配置された場合、シャドーマスク３０とパッシベーション膜３との間には、隙間が存在する。その結果、プラズマによって分解されたＳｉＨおよびSiH_2等の活性種がシャドーマスク３０とパッシベーション膜３との間の隙間に回り込み、シャドーマスク３０によって覆われた一部の領域にもｎ型非晶質半導体層４が形成される。テクスチャ構造が形成されていない半導体基板にシャドーマスク３０を用いて成膜する場合に比べ、シャドーマスク３０とパッシベーション膜３との間の隙間への回り込みが多くなる。これにより、膜厚減少領域ＴＤを有するｎ型非晶質半導体層４がパッシベーション膜３上に形成される。また、シャドーマスク３０上にも、ｎ型非晶質シリコン３１が堆積する。

[0131] なお、ｎ型非晶質半導体層４における膜厚減少領域ＴＤの幅および膜厚減少率は、ｎ型非晶質半導体層４を成膜するときの成膜圧力、シャドーマスク３０の厚さおよびシャドーマスク３０の開口幅を変えることによって制御される。例えば、シャドーマスク３０の厚さを厚くすると、膜厚減少領域ＴＤの幅が広くなる。

[0132] 図７の工程（ｆ）の後、シャドーマスク３０に代えてシャドーマスク４０をパッシベーション膜３、ｎ型非晶質半導体層４及びアライメントマーク４Ｍの上に配置する（図８の工程（ｇ）参照）。

[0133] ここで、シャドーマスク４０について説明する。図１１Ｂは、シャドーマスク４０を上から見た模式図である。シャドーマスク４０は、パッシベーション膜３の上にｐ型非晶質半導体層５を形成するための複数の開口部４０ａと、パッシベーション膜３の上に形成されたアライメントマーク４Ｍ(図７の（ｆ）参照)と位置合わせを行うためのアライメント用開口部４０ｂとを有する。

[0134] 開口部４０ａは、シャドーマスク３０の開口部３０ａと同様、略長方形の形状を有し、その開口幅ｗが約４００μｍである。アライメント用開口部４０ｂの内側は開口しており、シャドーマスク３０の開口部３０ｂと同じ大きさの破線枠４０１ｂの各辺と接する位置に、アライメント用開口部４０ｂの内側に突出した４つの凸部４０２ｂ～４０５ｂを有する。シャドーマスク４０の材質及び厚さは、シャドーマスク３０と同様である。

[0135] シャドーマスク４０を配置する際、パッシベーション膜３の上に形成されたアライメントマーク４Ｍを光学顕微鏡で観察し、アライメントマーク４Ｍの位置を特定する。本実施の形態では、半導体基板１の裏面の全体にテクスチャサイズが１５μｍ未満のテクスチャ構造が形成されている。そのため、アライメントマーク４Ｍの下の半導体基板１の部分の反射率が略均一となっており、光学顕微鏡でアライメントマーク４Ｍの位置を確実に特定することができる。

[0136] アライメントマーク４Ｍの位置を特定した後、図１１Ｃに示すように、アライメントマーク４Ｍの各辺に、シャドーマスク４０のアライメント用開口部４０ｂの凸部４０２ｂ～４０５ｂが接するようにシャドーマスク４０を配置する。これにより、シャドーマスク４０の開口部４０ａがｎ型非晶質半導体層４と一定の距離を隔てた位置に配置される。

[0137] なお、図８の工程（ｇ）においては、シャドーマスク４０は、パッシベーション膜３から離れているように図示されているが、ｎ型非晶質半導体層４の膜厚は、上述したように５～５０ｎｍと非常に薄いので、実際には、シャドーマスク４０は、パッシベーション膜３に近接して配置されている。

[0138] そして、半導体基板１の温度を１３０～１８０℃に設定し、０～１００ｓｃｃｍのH_2ガス、４０ｓｃｃｍのSiH_4ガス、および４０ｓｃｃｍのジボラン（B_2H_6）ガスを反応室に流し、反応室の圧力を４０～２００Ｐａに設定する。その後、ＲＦパワー密度が５～１５ｍＷ／ｃｍ^{2}である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、B_2H_6ガスは、水素によって希釈されており、B_2H_6ガスの濃度は、例えば、２％である。

[0139] これによって、シャドーマスク４０によって覆われていないパッシベーション膜３の領域にｐ型非晶質シリコンが堆積される。その結果、パッシベーション膜３上において、アライメントマーク４Ｍの上にｐ型非晶質シリコン５Ｍが堆積するとともに、ｎ型非晶質半導体層４と一定の間隔を隔てた適切な位置に、ｐ型非晶質半導体層５が形成される（図８の工程（ｈ）参照）。

[0140] シャドーマスク４０がパッシベーション膜３およびｎ型非晶質半導体層４上に配置された場合、シャドーマスク４０とパッシベーション膜３との間には、隙間が存在する。その結果、プラズマによって分解されたＳｉＨおよびSiH_2等の活性種がシャドーマスク４０とパッシベーション膜３との間の隙間に回り込み、シャドーマスク４０によって覆われた一部の領域にもｐ型非晶質半導体層５が形成される。従って、膜厚減少領域ＴＤを有するｐ型非晶質半導体層５がパッシベーション膜３上に形成される。また、シャドーマスク４０上にも、ｐ型非晶質シリコン３２が堆積する。

[0141] なお、ｐ型非晶質半導体層５における膜厚減少領域ＴＤの幅および膜厚減少率は、ｐ型非晶質半導体層５を成膜するときの成膜圧力、シャドーマスク４０の厚さおよびシャドーマスク４０の開口幅を変えることによって制御される。例えば、シャドーマスク４０の厚さを厚くすると、膜厚減少領域ＴＤの幅が広くなる。

[0142] ｐ型非晶質シリコンを堆積した後、シャドーマスク４０を除去すると、半導体基板１の面内方向に交互に配置されたｎ型非晶質半導体層４およびｐ型非晶質半導体層５がパッシベーション膜３上に形成されるとともに、アライメントマーク４Ｍの上にｐ型非晶質シリコン５Ｍが形成された状態になる（

図８の工程（ｉ）参照）。

[0143] 図８の工程（ｉ）の後、開口部がｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に位置するようにシャドーマスク５０を配置する（図９の工程（ｊ）参照）。シャドーマスク５０は、材質および厚さがシャドーマスク３０と同じである。また、開口幅は、ｎ型非晶質半導体層４又はｐ型非晶質半導体層５のフラット領域ＦＴの幅と、その非晶質半導体層における２つの膜厚減少領域ＴＤの幅との和に設定される。

[0144] 図９の工程（ｊ）の後、シャドーマスク５０を介して導電層６ａ，７ａおよび導電層６ｂ，７ｂを順次堆積する。これによって、電極６，７がそれぞれｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に堆積される（図９の工程（ｋ）参照）。

[0145] 導電層６ａ，７ａおよび導電層６ｂ，７ｂは、スパッタリング法、蒸着法、イオンプレーティング法、熱ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ゾルゲル法、液状にした原料を噴霧加熱する方法、およびインクジェット法等を用いて形成される。

[0146] 導電層６ａ，７ａは、例えば、ＩＴＯ，ＩＷＯ，ＺｎＯのいずれかであり、導電層６ｂ，７ｂは、Ｔｉ（３ｎｍ）／ＡＩ（５００ｎｍ）の２層構造からなる。

[0147] ＩＴＯは、例えば、SnO_2を０．５～４ｗｔ％ドープしたＩＴＯターゲットを、アルゴンガスまたはアルゴンガスと酸素ガスとの混合ガスを流し、２５～２５０℃の基板温度
、０．１～１．５Ｐａの圧力、０．０１～２ｋＷの電力でスパッタ処理を行うことによって形成される。

[0148] ＺｎＯは、ＩＴＯターゲットに代えて、ＡＩを０．５～４ｗｔ％ドープしたＺｎＯターゲットを用いて同様の条件でスパッタ処理を行うことにより形成される。

[0149] Ｔｉ／ＡＩの２層構造は、ＥＢ蒸着によって形成される。

[0150] また、電極６，７は、それぞれ、導電層６ａ，７ａをシード電極としてメ

ッキ成膜法によって導電層６ｂ，７ｂを形成してもよい。この場合、導電層６ｂ，７ｂは、例えば、Ｎｉ，Ｗ，Ｃｏ，Ｔｉ，Ｃｒ、これらの合金、およびこれらの合金とＰ，Ｂとの合金のいずれかからなる。また、導電層６ｂ，７ｂ上にメッキ法でＣｕ，Ａｌ，Ｓｎ等を形成することもできる。

[0151] 図９の工程（ｋ）の後、シャドーマスク６０を電極６，７上に配置する（図９の工程（ｌ）参照）。シャドーマスク６０は、材質および厚さがシャドーマスク３０と同じである。

[0152] そして、保護膜８をパッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に形成する。

[0153] より具体的には、プラズマＣＶＤ法を用いて真性非晶質半導体膜およびシリコンの窒化膜をパッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に順次堆積する。この場合、例えば、SiH_4ガスを材料ガスとして真性非晶質半導体膜を形成し、真性非晶質半導体膜の膜厚は、例えば、１０ｎｍである。また、例えば、SiH_4ガスおよびNH_3ガスを材料ガスとしてシリコンの窒化膜を形成し、シリコンの窒化膜の膜厚は、例えば、１２０ｎｍである。これによって、光電変換素子１０が完成する（図１０の工程（ｍ）参照）。

[0154] 上述の例では、シャドーマスク３０，４０，５０，６０の材料として、ステンレス鋼を例示したが、ステンレス鋼に限定されず、例えば、銅、ニッケル、ニッケル合金（４２アロイ、インバー材等）およびモリブデン等を用いてもよい。また、シャドーマスク３０，４０，５０，６０は、メタルマスクに限定されず、例えば、ガラスマスク、セラミックマスクおよび有機フィルムマスク等のいずれかでもよい。また、半導体基板１と同じ材質の半導体基板をエッチングで加工して、シャドーマスクとしてもよい。この場合、半導体基板とシャドーマスクとは同じ材質のため、熱膨張係数が同一となり、熱膨張係数の違いによるずれは生じない。また、半導体基板１の熱膨張係数との関係および原料コストを考慮すると、シャドーマスク３０，４０，５０，６０の材料は、４２アロイが好ましい。半導体基板１との熱膨張係数の関係

から、シャドーマスク３０，４０，５０，６０の材料は、ニッケルの組成が３６％程度、鉄の組成が６４％の場合が、半導体基板１の熱膨張係数に最も近くなり、熱膨張係数の差によるアライメント誤差を最も小さくできる。

[0155] また、シャドーマスク３０，４０，５０，６０の厚さに関しては、生産のランニングコストを抑制する観点から、再生して多数回使用できることが好ましい。この場合、シャドーマスク３０，４０，５０，６０に付着した成膜物は、フッ酸またはＮａＯＨを用いて除去することができる。これらの再生回数を考慮すると、シャドーマスク３０，４０，５０，６０の厚さは、３０μｍ～３００μｍが好ましい。

[0156] また、上述した製造方法においては、保護膜８を構成する真性非晶質半導体膜／シリコンの窒化膜を１つの反応室で連続して形成すると説明したが、この発明の実施の形態においては、これに限らず、真性非晶質半導体層を形成した後、シリコンの窒化膜をスパッタリング装置、または別のＣＶＤ装置で形成するように、１回、試料を大気に暴露してもよい。

[0157] 保護膜８を構成する真性非晶質半導体膜／シリコンの窒化膜を、大気暴露せずに形成した場合、大気中における有機物または水分のコンタミネーションを抑制することができるため、好ましい。

[0158] 更に、保護膜８は、ＥＢ蒸着、スパッタリング法、レーザアブレーション法、ＣＶＤ法およびイオンプレーティング法を用いて形成されてもよい。

[0159] 更に、この発明の実施の形態においては、パッシベーション膜３を形成した後、窒素（N_2）ガスを用いたプラズマＣＶＤ法によりパッシベーション膜３を窒化し、ＳｉＯＮからなるパッシベーション膜を形成してもよい。その結果、パッシベーション膜上に形成したｐ型非晶質半導体層５中のドーパント（Ｂ）が半導体基板１へ拡散するのを抑制できる。そして、トンネル電流を流すことができる膜厚を有するパッシベーション膜を形成した場合であっても、有効にボロン（Ｂ）の拡散を抑制できるため、好ましい。

[0160] 上述したように、半導体基板１の裏面の全体には、テクスチャサイズが１５μｍ未満のテクスチャ構造が形成されている。このテクスチャ構造によっ

て半導体基板１の裏面の反射率が略均一となるため、パッシベーション膜３の上にｎ型非晶質半導体層４とともに形成されたアライメントマーク４Ｍを光学顕微鏡で観察した際、アライメントマーク４Ｍの位置を確実に特定することができる。そのため、アライメントマーク４Ｍを基準にシャドーマスク４０のアライメント用開口部４０ｂの凸部４０２ｂ～４０５ｂの位置を合わせることができ、シャドーマスク４０を適切な位置に配置することができる。その結果、ｎ型非晶質半導体層４と一定の間隔を隔てた位置にｐ型非晶質半導体層５を形成することができ、隣接するｎ型非晶質半導体層４とｐ型非晶質半導体層５の間に、ギャップ領域Ｇを形成することができる。また、特に、ｎ型非晶質シリコンは、光学顕微鏡で観察した際、ｐ型非晶質シリコンと比べてコントラストが低いため、ｎ型非晶質半導体層４を形成した後、ｐ型非晶質半導体層５を形成する場合に上記の構成は特に有効である。

[0161] また、アライメントマーク４Ｍとその他の領域との膜厚差が、例えば、ｎ型非晶質半導体層の膜厚の分だけしかない場合、アライメントマーク４Ｍとその他の領域との境界の認識が難しい。しかしながら、アライメントマーク４Ｍにおけるｎ型非晶質シリコンが形成された領域の境界（外縁）部分の下にテクスチャ構造が形成されることで、アライメントマーク４Ｍにおけるｎ型非晶質シリコンの境界部分の視認性が高くなり、アライメントマーク４Ｍの認識精度が向上する。その結果、ｎ型非晶質半導体層４の膜厚をより薄くすることが可能となり、ｎ型非晶質半導体層４における直列抵抗を低減し、より高い変換効率を実現することが可能となる。

[0162] また、テクスチャサイズによって、半導体基板１の裏面を光学顕微鏡で観察した際のテクスチャのエッジの鮮明さが異なる。これは、テクスチャサイズが大きいほど、シャドーマスクの裏側への膜の回り込み量が増加するからである。上述の例では、半導体基板１の裏面に形成されたテクスチャのサイズが１５μｍ未満である。テクスチャのサイズが１５μｍ未満では、半導体基板１の裏面からの反射光量が小さくなり、裏面の反射率が略均一となるため、アライメントマーク４Ｍが認識しやすくなる。

[0163] ここで、図１２の（ａ）～（ｄ）に、裏面の状態が各々異なる半導体基板にアライメントマークを形成した場合のアライメントマークの光学顕微鏡画像を示す。図１２の(ａ)は、半導体基板の裏面がミラー面である場合のアライメントマークの光学顕微鏡画像である。図１２の（ｂ）は、半導体基板の裏面にテクスチャ構造が形成されていないフラット面である場合のアライメントマークの光学顕微鏡画像である。図１２の（ｃ）は、半導体基板の裏面にテクスチャサイズが１μｍのテクスチャ構造が形成されている場合のアライメントマークの光学顕微鏡画像である。図１２の（ｄ）は、半導体基板の裏面にテクスチャサイズが１５μｍのテクスチャ構造が形成されている場合のアライメントマークの光学顕微鏡画像である。図１２の（ａ）～（ｄ）に示す領域Ａの画像部分はアライメントマークが形成された領域であり、領域Ｂの画像部分はパッシベーション膜３が形成されている領域である。

[0164] 図１２の（ａ）の場合、半導体基板の裏面は原子レベルでフラットなミラー面であるため、半導体基板の反射率が面内で略一様である。また、ｎ型非晶質半導体層４を形成する際のシャドーマスクの裏側にｎ型非晶質シリコンが回り込みにくくなり、図１２の（ａ）に示すように、アライメントマークの部分と他の領域とのコントラストが高くなり、アライメントマークを認識しやすい。

[0165] 図１２の（ｂ）の場合には、半導体基板のディンプルによる大きな光学的コントラストがノイズ源になり、さらに、半導体基板の裏面がフラット面であることから半導体基板の反射光量が大きいため、アライメントマークの部分を光学的に認識することが困難である。

[0166] 図１２の（ｃ）において、破線枠で示す最も明るく見える領域Ｃは、ｐ型非晶質半導体層５を形成する際のシャドーマスクのマスク用アライメントマークである。アライメントマークが形成されている領域Ａの境界部分にはテクスチャ構造が形成されているため、半導体基板の裏面からの反射光量が図１２の（ｂ）の場合よりも小さくなり、面内の反射率が略均一となる。その結果、図１２の（ｂ）の場合よりもアライメントマークを光学的に認識しや

すくなる。

[0167] 図１２の（ｄ）の場合、図１２の（ｃ）に比べ、半導体基板の裏面に形成されたテクスチャ構造のテクスチャサイズが大きく、アライメントマークが形成されている領域Ａの境界が認識しにくくなっている。これは、テクスチャサイズが大きくなるに従い、ｎ型非晶質半導体層４を形成する際のシャドーマスクの裏側にｎ型非晶質シリコンが回り込みやすくなることによる。よって、半導体基板の裏面に形成されるテクスチャ構造のテクスチャサイズは１５μｍ未満が好ましく、１５ｕｍ以上になるとアライメントマークの境界部が認識しにくくなることが分かる。

[0168] さらに、テクスチャの傾斜角θが小さいほど半導体基板の表面がフラットに近づき、反射率が高くなるため、アライメントマーク４Ｍの視認性が低下する。そのため、例えば、テクスチャの傾斜角θを４０°以上とすることで、アライメントマーク４Ｍの境界のコントラスト比が高くなり、アライメントマーク４Ｍがより認識しやすくなる。

[0169] そして、隣接する電極６，７間において、保護膜８が電極６，７およびギャップ領域Ｇ（パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５）上に形成される。その結果、隣接する電極６，７間に、導電性の塵が付着した場合でも、短絡が防止される。従って、光電変換素子１０の信頼性を向上できる。

[0170] また、電極６，７は、端から内側に向かって５μｍ以上の領域が保護膜８によって覆われている。その結果、保護膜８の開口端から水分が浸入するのを効果的に抑制することができるとともに、保護膜８のはがれを抑制でき、生産時のアライメントずれによる歩留まりの低下を防止できる。

[0171] また、電極６，７が接している半導体層と電極６，７との密着性が比較的弱い場合においても、保護膜８で電極６，７を覆うことにより、電極剥がれを効果的に抑制することができるため、好ましい。つまり、非晶質半導体と密着性の乏しい電極材料であっても、保護膜８を形成することで、使用することができるようになり、電極用の金属の選択範囲が広がり、特性向上が容

易になるため好ましい。半導体基板の表面の一面にｎ型非晶質半導体層またはｐ型非晶質半導体層とＴＣＯ（透明導電膜）をほぼ全面に形成する従来のヘテロ接合型太陽電池では、非晶質半導体層とＴＣＯに切れ目はない。

[0172] しかし、本実施形態における裏面ヘテロ接合型太陽電池のように、ｎ型非晶質半導体層またはｐ型非晶質半導体層や、ＴＣＯ、電極等の層を交互に複数形成する場合、図１３Ａに示すように、各層の端部が多数発生することになる。このような構成でピールテスト等を行うと、端部から剥がれる可能性がある。しかし、半導体基板１の表面にテクスチャ構造を形成することによりアンカー効果が生じ、剥がれ等を抑制しやすくなるので好ましい。また、最も剥がれやすい電極端部を保護膜によって覆うことで、剥がれをより効果的に抑制することができ、より好ましい。

[0173] 更に、ギャップ領域Ｇにおいては、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、保護膜８によって覆われる。その結果、光電変換素子１０の長期安定性の効果を得ることができる。

[0174] 図１３Ａは、図１に示す光電変換素子１０の裏面側から見た平面図である。図１３Ａの（ａ）を参照して、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、半導体基板１の面内方向に交互に所望の間隔で配置される。そして、電極６，７は、それぞれ、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に配置される。その結果、隣り合う電極６，７間には、ギャップ領域Ｇが形成される。

[0175] 図１３Ａの（ｂ）を参照して、保護膜８は、ギャップ領域Ｇおよび半導体基板１の周辺領域上に配置される。そして、電極６，７上には、幅Ｌを有する開口部８Ａが形成される。電極６，７は、開口部８Ａを介して配線シートに接続される。

[0176] なお、図１３Ａの（ｂ）においては、半導体基板１の周辺部には、保護膜８で覆われていない領域が存在するが、光電変換素子１０においては、半導体基板１の裏面の全面を保護膜で覆い、電極６，７の一部が露出している状態が最も好ましい。

[0177] 図１３Ｂは、配線シートの平面図である。図１３Ｂを参照して、配線シート７０は、絶縁基材７１０と、配線材７１～８７とを含む。

[0178] 絶縁基材７１０は、電気絶縁性の材質であればよく、特に限定なく用いることができる。絶縁基材７１０は、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリビニルフルオライド（ＰＶＦ）およびポリイミド等からなる。

[0179] また、絶縁基材７１０の膜厚は、特に限定されないが、好ましくは、２５μｍ以上１５０μｍ以下である。そして、絶縁基材７１０は、１層構造であってもよく、２層以上の多層構造であってもよい。

[0180] 配線材７１は、バスバー部７１１と、フィンガー部７１２とを有する。フィンガー部７１２は、その一方端がバスバー部７１１に接続される。

[0181] 配線材７２は、バスバー部７２１と、フィンガー部７２２，７２３とを有する。フィンガー部７２２は、その一方端がバスバー部７２１に接続される。フィンガー部７２３は、バスバー部７２１に対してバスバー部７２１とフィンガー部７２２との接続部の反対側において、その一方端がバスバー部７２１に接続される。

[0182] 配線材７３は、バスバー部７３１と、フィンガー部７３２，７３３とを有する。フィンガー部７３２は、その一方端がバスバー部７３１に接続される。フィンガー部７３３は、バスバー部７３１に対してバスバー部７３１とフィンガー部７３２との接続部の反対側において、その一方端がバスバー部７３１に接続される。

[0183] 配線材７４は、バスバー部７４１と、フィンガー部７４２，７４３とを有する。フィンガー部７４２は、その一方端がバスバー部７４１に接続される。フィンガー部７４３は、バスバー部７４１に対してバスバー部７４１とフィンガー部７４２との接続部の反対側において、その一方端がバスバー部７４１に接続される。

[0184] 配線材７５は、バスバー部７５１と、フィンガー部７５２，７５３とを有

する。フィンガー部７５２，７５３は、バスバー部７５１の長さ方向において隣接して配置され、その一方端がバスバー部７５１の同じ側においてバスバー部７５１に接続される。

[0185] 配線材７６は、バスバー部７６１と、フィンガー部７６２，７６３とを有する。フィンガー部７６２は、その一方端がバスバー部７６１に接続される。フィンガー部７６３は、バスバー部７６１に対してバスバー部７６１とフィンガー部７６２との接続部の反対側において、その一方端がバスバー部７６１に接続される。

[0186] 配線材７７は、バスバー部７７１と、フィンガー部７７２，７７３とを有する。フィンガー部７７２は、その一方端がバスバー部７７１に接続される。フィンガー部７７３は、バスバー部７７１に対してバスバー部７７１とフィンガー部７７２との接続部の反対側において、その一方端がバスバー部７７１に接続される。

[0187] 配線材７８は、バスバー部７８１と、フィンガー部７８２，７８３とを有する。フィンガー部７８２は、その一方端がバスバー部７８１に接続される。フィンガー部７８３は、バスバー部７８１に対してバスバー部７８１とフィンガー部７８２との接続部の反対側において、その一方端がバスバー部７８１に接続される。

[0188] 配線材７９は、バスバー部７９１と、フィンガー部７９２，７９３とを有する。フィンガー部７９２，７９３は、バスバー部７９１の長さ方向において隣接して配置され、その一方端がバスバー部７９１の同じ側においてバスバー部７９１に接続される。

[0189] 配線材８０は、バスバー部８０１と、フィンガー部８０２，８０３とを有する。フィンガー部８０２は、その一方端がバスバー部８０１に接続される。フィンガー部８０３は、バスバー部８０１に対してバスバー部８０１とフィンガー部８０２との接続部の反対側において、その一方端がバスバー部８０１に接続される。

[0190] 配線材８１は、バスバー部８１１と、フィンガー部８１２，８１３とを有

する。フィンガー部８１２は、その一方端がバスバー部８１１に接続される。フィンガー部８１３は、バスバー部８１１に対してバスバー部８１１とフィンガー部８１２との接続部の反対側において、その一方端がバスバー部８１１に接続される。

[0191] 配線材８２は、バスバー部８２１と、フィンガー部８２２，８２３とを有する。フィンガー部８２２は、その一方端がバスバー部８２１に接続される。フィンガー部８２３は、バスバー部８２１に対してバスバー部８２１とフィンガー部８２２との接続部の反対側において、その一方端がバスバー部８２１に接続される。

[0192] 配線材８３は、バスバー部８３１と、フィンガー部８３２，８３３とを有する。フィンガー部８３２，８３３は、バスバー部８３１の長さ方向において隣接して配置され、その一方端がバスバー部８３１の同じ側においてバスバー部８３１に接続される。

[0193] 配線材８４は、バスバー部８４１と、フィンガー部８４２，８４３とを有する。フィンガー部８４２は、その一方端がバスバー部８４１に接続される。フィンガー部８４３は、バスバー部８４１に対してバスバー部８４１とフィンガー部８４２との接続部の反対側において、その一方端がバスバー部８４１に接続される。

[0194] 配線材８５は、バスバー部８５１と、フィンガー部８５２，８５３とを有する。フィンガー部８５２は、その一方端がバスバー部８５１に接続される。フィンガー部８５３は、バスバー部８５１に対してバスバー部８５１とフィンガー部８５２との接続部の反対側において、その一方端がバスバー部８５１に接続される。

[0195] 配線材８６は、バスバー部８６１と、フィンガー部８６２，８６３とを有する。フィンガー部８６２は、その一方端がバスバー部８６１に接続される。フィンガー部８６３は、バスバー部８６１に対してバスバー部８６１とフィンガー部８６２との接続部の反対側において、その一方端がバスバー部８６１に接続される。

[0196] 配線材８７は、バスバー部８７１と、フィンガー部８７２とを有する。フィンガー部８７２は、その一方端がバスバー部８７１に接続される。

[0197] 配線材７１は、フィンガー部７１２が配線材７２のフィンガー部７２２と噛み合うように絶縁基材７１０上に配置される。

[0198] 配線材７２は、フィンガー部７２２が配線材７１のフィンガー部７１２と噛み合い、フィンガー部７２３が配線材７３のフィンガー部７３２と噛み合うように絶縁基材７１０上に配置される。

[0199] 配線材７３は、フィンガー部７３２が配線材７２のフィンガー部７２３と噛み合い、フィンガー部７３３が配線材７４のフィンガー部７４２と噛み合うように絶縁基材７１０上に配置される。

[0200] 配線材７４は、フィンガー部７４２が配線材７３のフィンガー部７３３と噛み合い、フィンガー部７４３が配線材７５のフィンガー部７５２と噛み合うように絶縁基材７１０上に配置される。

[0201] 配線材７５は、フィンガー部７５２が配線材７４のフィンガー部７４３と噛み合い、フィンガー部７５３が配線材７６のフィンガー部７６２と噛み合うように絶縁基材７１０上に配置される。

[0202] 配線材７６は、フィンガー部７６２が配線材７５のフィンガー部７５３と噛み合い、フィンガー部７６３が配線材７７のフィンガー部７７２と噛み合うように絶縁基材７１０上に配置される。

[0203] 配線材７７は、フィンガー部７７２が配線材７６のフィンガー部７６３と噛み合い、フィンガー部７７３が配線材７８のフィンガー部７８２と噛み合うように絶縁基材７１０上に配置される。

[0204] 配線材７８は、フィンガー部７８２が配線材７７のフィンガー部７７３と噛み合い、フィンガー部７８３が配線材７９のフィンガー部７９２と噛み合うように絶縁基材７１０上に配置される。

[0205] 配線材７９は、フィンガー部７９２が配線材７８のフィンガー部７８３と噛み合い、フィンガー部７９３が配線材８０のフィンガー部８０２と噛み合うように絶縁基材７１０上に配置される。

[0206] 配線材８０は、フィンガー部８０２が配線材７９のフィンガー部７９３と噛み合い、フィンガー部８０３が配線材８１のフィンガー部８１２と噛み合うように絶縁基材７１０上に配置される。

[0207] 配線材８１は、フィンガー部８１２が配線材８０のフィンガー部８０３と噛み合い、フィンガー部８１３が配線材８２のフィンガー部８２２と噛み合うように絶縁基材７１０上に配置される。

[0208] 配線材８２は、フィンガー部８２２が配線材８１のフィンガー部８１３と噛み合い、フィンガー部８２３が配線材８３のフィンガー部８３２と噛み合うように絶縁基材７１０上に配置される。

[0209] 配線材８３は、フィンガー部８３２が配線材８２のフィンガー部８２３と噛み合い、フィンガー部８３３が配線材８４のフィンガー部８４２と噛み合うように絶縁基材７１０上に配置される。

[0210] 配線材８４は、フィンガー部８４２が配線材８３のフィンガー部８３３と噛み合い、フィンガー部８４３が配線材８５のフィンガー部８５２と噛み合うように絶縁基材７１０上に配置される。

[0211] 配線材８５は、フィンガー部８５２が配線材８４のフィンガー部８４３と噛み合い、フィンガー部８５３が配線材８６のフィンガー部８６２と噛み合うように絶縁基材７１０上に配置される。

[0212] 配線材８６は、フィンガー部８６２が配線材８５のフィンガー部８５３と噛み合い、フィンガー部８６３が配線材８７のフィンガー部８７２と噛み合うように絶縁基材７１０上に配置される。

[0213] 配線材８７は、フィンガー部８７２が配線材８６のフィンガー部８６３と噛み合うように絶縁基材７１０上に配置される。

[0214] 配線材７１～８７の各々は、電気導電性のものであればよく、特に限定されない。配線材７１～８７の各々は、例えば、Ｃｕ，Ａｌ，Ａｇおよびこれらを主成分とする合金からなる。

[0215] また、配線材７１～８７の厚さは、特に限定されないが、例えば、１０μｍ以上８０μｍ以下が好適である。１０μｍ未満では、配線抵抗が高くなり

、８０μｍを超えると、光電変換素子１０と貼り合わせるときに印加される熱によって配線材とシリコン基板との熱膨張係数の違いに起因してシリコン基板に反りが発生する。

[0216] 絶縁基材７１０の形状は、図１３Ｂに示す形状に限定されず、適宜、変更可能である。また、配線材７１～８７の表面の一部に、Ｎｉ，Ａｕ，Ｐｔ，Ｐｄ，Ｓｎ，ＩｎおよびＩＴＯ等の導電性材料を形成してもよい。このように、配線材７１～８７の表面の一部に、Ｎｉ等の導電性材料を形成するのは、配線材７１～８７と光電変換素子１０の電極６，７との電気的接続を良好なものとし、配線材７１～８７の耐候性を向上させるためである。更に、配線材７１～８７は、単層構造であってもよく、多層構造であってもよい。

[0217] 電極６が配線材７１のフィンガー部７１２に接続され、電極７が配線材７２のフィンガー部７２２に接続されるように光電変換素子１０を領域ＲＥＧ１上に配置し、電極６が配

線材７２のフィンガー部７２３に接続され、電極７が配線材７３のフィンガー部７３２に接続されるように光電変換素子１０を領域ＲＥＧ２上に配置する。以下、同様にして光電変換素子１０を配線材７３～８７上に配置する。これによって、１６個の光電変換素子１０が直列に接続される。

[0218] 光電変換素子１０の電極６，７は、接着剤によって配線材７１～８７に接続される。接着剤は、例えば、半田樹脂、半田、導電性接着剤、熱硬化型Ａｇペースト、低温硬化型銅ペースト、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）および絶縁性接着剤（ＮＣＰ：Non Conductive Paste）からなる群から選択された１種類以上の接着材からなる。

[0219] 例えば、半田樹脂としては、タムラ科研（株）製のＴＣＡＰ－５４０１－２７等を用いることができる。

[0220] 絶縁性接着剤としては、エポキシ樹脂、アクリル樹脂およびウレタン樹脂等を用いることができ、熱硬化型および光硬化型の樹脂を用いることができる。

[0221] 導電性接着剤としては、錫およびビスマスの少なくとも一方を含む半田粒子等を用いることができる。より好ましくは、導電性接着剤は、錫と、ビスマス、インジウムおよび銀等との合金である。これにより、半田融点を抑えることができ、低温による接着プロセスが可能になる。

[0222] ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に保護膜８を形成した光電変換素子１０を用いる場合には、電極６，７上の無機絶縁膜と、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５上の無機絶縁膜とが存在し、これら２つの無機絶縁膜は、下地が異なる。そして、光電変換素子１０においては、下地が異なる無機絶縁膜が連続して形成されている。このような状況では、熱履歴が、下地が異なる無機絶縁膜に印加されると、下地の熱膨張係数の違いから無機絶縁膜の剥がれ等が発生する場合がある。

[0223] 従って、低温、特に、２００℃以下の熱プロセスが好ましく、その結果、低温で硬化し、電気的に接合できる熱硬化型Ａｇペースト、低温硬化型銅ペースト、異方性導電フィルムおよび異方性導電ペーストが特に好ましい。

[0224] 上述したように、配線シート７０上に配置した光電変換素子１０を、ガラス基板上に配置されたエチレンビニルアセテート樹脂（ＥＶＡ樹脂）と、ＰＥＴフィルム上に配置されたＥＶＡ樹脂との間に配置する。そして、ラミネータ装置を用いて真空圧着によりガラス基板側のＥＶＡ樹脂を光電変換素子１０に圧着させるとともに、ＰＥＴフィルム側のＥＶＡ樹脂を光電変換素子１０に圧着させた状態で１２５℃に加熱し、硬化させた。これにより、ガラス基板とＰＥＴフィルムとの間で硬化したＥＶＡ樹脂中に、配線シート７０が付いた光電変換素子１０が封止されることによって太陽電池モジュールを作製することができる。

[0225] なお、上述の実施の形態１では、ｎ型非晶質半導体層４を形成した後、ｐ型非晶質半導体層５を形成する例を説明したが、ｐ型非晶質半導体層５を形成した後、ｎ型非晶質半導体層４を形成してもよい。この場合、アライメントマークは、ｐ型非晶質半導体層５と同じ半導体層を含み、アライメントマークの上部にはｎ型非晶質半導体層４と同じ半導体層が堆積する。

[0226] また、上述の実施の形態１では、半導体基板１の裏面の全面にテクスチャ構造が形成される例を説明したが、アライメントマーク４Ｍにおけるｎ型非晶質シリコンが形成された領域の境界（外縁部）の下に少なくともテクスチャ構造が形成されていればよい。このように構成した場合であっても、アライメントマーク４Ｍにおけるｎ型非晶質シリコンの境界部分の反射率が略均一となるため、光学顕微鏡でアライメントマーク４Ｍの位置を確実に認識することができる。

[0227] また、アライメントマーク４Ｍとその他の領域との膜厚差が小さいほど、アライメントマーク４Ｍとその他の領域との境界の認識が難しいが、アライメントマーク４Ｍにおけるｎ型非晶質シリコンが形成された領域の境界（外縁）部分の下にテクスチャ構造が形成されることで、アライメントマーク４Ｍにおけるｎ型非晶質シリコンの境界部分の視認性が高くなり、アライメントマーク４Ｍの認識精度が向上する。これにより、ｎ型非晶質半導体層４の膜厚をより薄くすることが可能となり、ｎ型非晶質半導体層４における直列抵抗を小さくすることができ、より高い変換効率を実現することが可能となる。

[0228] ［実施の形態２］

本実施の形態では、半導体基板１の裏面の一部にテクスチャ構造が形成され、アライメントマーク４Ｍが形成されない点で実施の形態１と異なる。以下、実施の形態１と異なる構成について説明する。

[0229] 図１４Ａに示すように、本実施の形態における半導体基板１Ａの裏面には、ｎ型非晶質半導体層４とｐ型非晶質半導体層５が形成され、ｎ型非晶質半導体層４及びｐ型非晶質半導体層５が形成される領域と異なる領域にアライメントマーク４Ｍは形成されない。また、本実施の形態では、図１４Ａにおいて、半導体基板１Ａの裏面の破線枠Ｐ１、Ｐ２で示す部分（以下、テクスチャ領域）に、上述した実施の形態１と同様のテクスチャ構造が形成されている。そして、テクスチャ領域Ｐ１、Ｐ２の上に、それぞれ、隣接する１組のｎ型非晶質半導体層４及びｐ型非晶質半導体層５の各境界の一部が重なっ

ている。テクスチャ領域Ｐ１、Ｐ２の上に形成されたｎ型非晶質半導体層４の破線部分４１Ｍは、光散乱層の一例であり、アライメント部として機能する。

[0230] 本実施の形態では、上述した実施の形態１の図６の（ｂ）の工程に替えて、図１４Ｂの（ｂ１）～（ｂ５）に示す各工程を行う。具体的には、図１４Ｂの工程（ｂ１）において、半導体基板１’の裏面の全面に、SiO_2からなる保護膜９０をスパッタリング法により形成する。そして、保護膜９０の上に、レジスト９１を塗布してパターニングを行い、所定の領域におけるレジスト９１を除去し、開口部９１ａを形成する（図１４の工程（ｂ２））。

[0231] 続いて、レジスト９１をマスクとして開口部９１ａにおける保護膜９０をフッ酸によりエッチングして開口部９０’ａを形成し、レジスト９１を除去する（図１４の工程（ｂ３））。そして、半導体基板１’の裏面側の開口部９０’ａの部分と、半導体基板１’の受光面側に、上述した実施の形態１と同様の異方性エッチングを行い、テクスチャ構造を形成する（図１４の工程（ｂ４））。続いて、半導体基板１’の裏面側の保護膜９０’をフッ酸を用いてエッチングし、半導体基板１Ａが形成される（図１４の工程（ｂ５））。これにより、半導体基板１Ａの受光面側の全面と、裏面側の一部の領域Ｐ１，Ｐ２の部分にテクスチャ構造が形成される。その後、実施の形態１と同様、図６の（ｃ）～図１０の（ｍ）の工程を行う。

[0232] なお、本実施の形態では、図７の（ｅ）の工程において、ｎ型非晶質半導体層４を形成するためのシャドーマスクとして、シャドーマスク３０と同様の開口部３０ａのみを有するシャドーマスク（図示略）を用いる。本実施の形態では、図１４Ａの破線枠Ｐ１，Ｐ２の部分に、このシャドーマスクにおける１つの開口部３０ａの一の長辺の一部が重なるように配置し、ｎ型非晶質半導体層４を形成する。これにより、破線枠Ｐ１，Ｐ２に形成されたテクスチャ構造の上にｎ型非晶質半導体層４の一部からなるアライメントマーク４１Ｍが形成される。

[0233] また、本実施の形態では、図８の（ｇ）の工程において、ｐ型非晶質半導

体層５を形成するためのシャドーマスクとして、シャドーマスク４０と同様の開口部４０ａのみを有するシャドーマスク（図示略）を用いる。アライメントマーク４１Ｍの下にはテクスチャ構造が形成されているため、アライメントマーク４１Ｍの部分の反射率は略均一となり、アライメントマーク４１Ｍの位置を光学顕微鏡で特定することができる。よって、本実施の形態においては、アライメントマーク４１Ｍを基に、ｎ型非晶質半導体層４の上に開口部４０ａが重なるようにシャドーマスクを配置した後、ｎ型非晶質半導体層４の配列方向に沿ってギャップ領域Ｇの幅だけシャドーマスクをずらす。

[0234] これにより、ｎ型非晶質半導体層４と一定の距離だけ離れた位置にｐ型非晶質半導体層５が形成されるとともに、テクスチャ領域Ｐ１、Ｐ２のそれぞれに、隣接する１組のｎ型非晶質半導体層４とｐ型非晶質半導体層５の各境界の一部が配置される。なお、ｐ型非晶質半導体層５の形成後は、実施の形態１と同様、図８の（ｈ）～図１０の（ｍ）の各工程を行う。

[0235] 半導体基板１Ａにおけるテクスチャ領域Ｐ１、Ｐ２の反射率は略均一となる。そのため、テクスチャ領域Ｐ１、Ｐ２の部分を光学顕微鏡で観察することで、ｎ型非晶質半導体層４とｐ型非晶質半導体層５のそれぞれの境界を認識することができる。これにより、ｎ型非晶質半導体層４とｐ型非晶質半導体層５の形成後、ｎ型非晶質半導体層４とｐ型非晶質半導体層５が形成されている位置を確認することができ、ｎ型非晶質半導体層４とｐ型非晶質半導体層５が適切な位置に形成されているか否かを検査することができる。

[0236] つまり、テクスチャ領域Ｐ１、Ｐ２においてｎ型非晶質半導体層４とｐ型非晶質半導体層５の境界が形成された部分は光散乱層であり、ｎ型非晶質半導体層４とｐ型非晶質半導体層５が形成された位置を検査するための検査部として機能する。

[0237] なお、半導体基板１Ａの裏面においてテクスチャ領域は複数存在する方が検査精度の観点から好ましいが、少なくとも１つのテクスチャ領域が存在していればよい。複数のテクスチャ領域が形成されている場合、１つのテクスチャ領域が形成されている場合と比べ、ｎ型非晶質半導体層４とｐ型非晶質

半導体層５のそれぞれを形成するための各シャドーマスクを配置する際の位置ずれをより正確に認識することができる。また、本実施の形態では、アライメントマーク４１Ｍは、ｎ型非晶質半導体層４の一部であるため、実施の形態１と比べ、半導体基板１Ａにおけるｎ型非晶質半導体層４及びｐ型非晶質半導体層５が占める割合を大きくできるので、光電変換素子の変換効率が向上する。

[0238] なお、図１４Ａでは、半導体基板１Ａの裏面において、隣接する１組のｎ型非晶質半導体層４とｐ型非晶質半導体層５の各境界部分の下にテクスチャ領域が形成されている例を示したが、図１４Ｃに示すように、少なくとも１つのｎ型非晶質半導体層４の一の長辺と重なる破線枠で示す領域Ｐ３にテクスチャ領域が形成されていてもよい。または、ｎ型非晶質半導体層４の一の長辺の一部と重なる領域にテクスチャ領域が形成されていてもよい。要は、半導体基板１Ａの裏面において、ｎ型非晶質半導体層４及びｐ型非晶質半導体層５が形成される領域の全体にテクスチャ領域が形成されていてもよいし、少なくとも１つのｎ型非晶質半導体層４の一の長辺の少なくとも一部と重なる位置にテクスチャ領域が形成されていてもよい。なお、図１４Ｃの例では、テクスチャ領域Ｐ３に形成されたｎ型非晶質半導体層４の破線部分４２Ｍがアライメント部として機能するとともに検査部として機能する。

[0239] また、上記の例は、ｎ型非晶質半導体層４を形成後、ｐ型非晶質半導体層５を形成する例であるが、ｐ型非晶質半導体層５を形成後、ｎ型非晶質半導体層４を形成してもよい。この場合には、少なくとも１つのｐ型非晶質半導体層５の一の長辺、又は長辺の一部と重なる領域にテクスチャ構造が形成されていればよい。

[0240] ［実施の形態３］

本実施の形態では、半導体基板１の一部にテクスチャ構造が形成され、シャドーマスク３０とは異なるシャドーマスクを用い、ｎ型非晶質半導体層４と、光電変換素子１０を識別するための個体識別情報とが形成される点で実施の形態１と異なる。

[0241] 図１５Ａは、ｎ型非晶質半導体層４を形成するための本実施形態におけるシャドーマスク３１００を示す模式図である。図１５Ａに示すように、シャドーマスク３１００は、ｎ型非晶質半導体層４を形成するための複数の開口部３０ａと、光電変換素子１０の個体識別情報を形成するための、複数の開口部３００１からなる開口領域３０ｃを有する。個体識別情報は、例えば、光電変換素子１０の製造時期や製造場所等を示す情報であり、シャドーマスク３１００における開口部３００１の配置及び数は、製造される光電変換素子１０によって異なる。

[0242] 本実施の形態では、実施の形態１の図６の（ａ）の工程に替えて、上述した実施の形態２の図１４Ｂの工程（ｂ１）～（ｂ５）と同様の工程によって、半導体基板１’の裏面の一部にテクスチャ構造を形成するとともに、半導体基板１’の受光面の全面にテクスチャ構造を形成する。その後、実施の形態１と同様、図６の（ｃ）～図１０の（ｍ）の工程を行う。

[0243] なお、本実施の形態では、図７の（ｅ）に示す工程において、シャドーマスク３０に替えて、パッシベーション膜３の上に、シャドーマスク３１００を配置する。具体的には、テクスチャ構造が形成された領域の上にシャドーマスク３１００の開口領域３０ｃが配置されるようにシャドーマスク３１００を配置し、ｎ型非晶質シリコンを成膜する。これにより、シャドーマスク３１００における開口部３０ａ及び開口領域３０ｃの部分に、ｎ型非晶質シリコンが堆積し、ｎ型非晶質半導体層４と個体識別情報とが形成される。

[0244] ｎ型非晶質半導体層４と個体識別情報の形成後、図８の（ｇ）に示す工程において、シャドーマスク４０に替えて、図１５Ｂに示すシャドーマスク３２００を配置し、ｐ型非晶質半導体層５を形成する。シャドーマスク３２００は、シャドーマスク４０と同様の開口部４０ａと、マスク用アライメントマーク４０ｃとを有する。マスク用アライメントマーク４０ｃの内側は開口しておらず、シャドーマスク３１００の開口領域３０ｃにおける四隅の開口部３００１に対応する破線枠４０１ｃと接する位置に４つの凸部４０２ｃ～４０５ｃを有する。本実施の形態では、シャドーマスク３１００における四

隅の開口部３００１によって形成された個体識別情報の一部に、シャドーマスク３２００のマスク用アライメントマーク４０ｃの４つの凸部４０２ｃ～４０５ｃが接するように位置合わせを行い、シャドーマスク３２００を配置する。

[0245] 個体識別情報が形成された領域の下にはテクスチャ構造が形成されており、反射率が略均一となっているため、位置合わせの基準となる個体識別情報の一部を光学顕微鏡によって特定することができる。つまり、半導体基板１において個体識別情報が形成された領域がアライメント部として機能する。これにより、シャドーマスク３２００の開口部４０ａがｎ型非晶質半導体層４と一定の距離を隔てた位置に配置される。なお、ｐ型非晶質半導体層５の形成後は、実施の形態１と同様に図８の（ｈ）～図１０の（ｍ）に示す各工程を行う。

[0246] 光電変換素子１０の製造ごとに、開口領域３０ｃにおける開口部３００１の位置関係が異なるシャドーマスクを用いてｎ型非晶質半導体層４を形成することにより、光電変換素子ごとの個体識別情報が半導体基板１の裏面に形成される。個体識別情報が形成される領域の下の半導体基板１にはテクスチャ構造が形成されているため、光電変換素子１０の製造後、光学顕微鏡によって個体識別情報を認識することができ、個々の光電変換素子１０を特定することができる。

[0247] なお、上記の例では、ｎ型非晶質半導体層４を形成するためのシャドーマスク３１００を用い、ｎ型非晶質シリコンからなる個体識別情報を形成する例を説明したが、さらに、ｐ型非晶質半導体層５を形成するためのシャドーマスクを用い、ｎ型非晶質シリコンからなる識別情報と、ｐ型非晶質シリコンからなる識別情報とを組み合わせた個体識別情報を形成してもよい。つまり、例えば、図１６に示すように、半導体基板１Ｂの裏面において、ｎ型非晶質半導体層４とｐ型非晶質半導体層５が交互に隣接して形成されるとともに、ｎ型非晶質シリコンからなる識別情報４ｓとｐ型非晶質シリコンからなる識別情報５ｓとを組み合わせた個体識別情報Ｓが形成されてもよい。

[0248] この場合には、上述の実施の形態１における図７の（ｅ）の工程で、シャドーマスク３１００と同様、ｎ型非晶質半導体層４を形成するための開口部３０ａと、ｎ型非晶質シリコンからなる識別情報４ｓを形成するための開口部３００１が設けられたシャドーマスクを用い、ｎ型非晶質シリコンを成膜する。また、図８の（ｇ）の工程で、シャドーマスク３２００と同様の開口部４０ａと、シャドーマスク３２００におけるマスク用アライメントマーク４０ｃの内側に識別情報５ｓを形成するための開口部とを有するシャドーマスクを用い、ｐ型非晶質シリコンを成膜する。つまり、このシャドーマスクは、マスク用アライメントマーク４０ｃの内側に、識別情報５ｓを形成するための開口部が設けられている点でシャドーマスク３２００と異なる。これにより、図１６に示すように、半導体基板１Ｂの裏面において、ｎ型非晶質半導体層４及びｐ型非晶質半導体層５とともに、識別情報４ｓ及び識別情報５ｓからなる個体識別情報Ｓが形成される。

[0249] ［実施の形態４］

図１７は、本実施の形態による光電変換素子の構成を示す断面図である。図１７において実施の形態１と同様の構成には、実施の形態１の構成と同じ符号を付している。図１７に示すように、本実施の形態による光電変換素子２０は、光電変換素子１０のパッシベーション膜３に替えて、パッシベーション膜３０１、３０２を備える点で光電変換素子１０と異なる。

[0250] パッシベーション膜３０１は、半導体基板１の裏面に接して半導体基板１の裏面上に配置される。

[0251] パッシベーション膜３０２は、半導体基板１の面内方向においてパッシベーション膜３０１に隣接するとともに半導体基板１の裏面に接して半導体基板１の裏面上に配置される。

[0252] つまり、パッシベーション膜３０１，３０２は、半導体基板１の面内方向に交互に配置される。

[0253] ｎ型非晶質半導体層４は、パッシベーション膜３０１に接してパッシベーション膜３０１上に配置される。

[0254] ｐ型非晶質半導体層５は、パッシベーション膜３０２に接してパッシベーション膜３０２上に配置される。

[0255] ｎ型非晶質半導体層４およびｐ型非晶質半導体層５がそれぞれパッシベーション膜３０１，３０２上に配置される結果、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、半導体基板１の面内方向に交互に配置される。

[0256] 保護膜８は、パッシベーション膜３０１，３０２、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５、電極６，７、及び半導体基板１の裏面の一部に接して電極６，７の上に形成されている。

[0257] パッシベーション膜３０１，３０２の各々は、パッシベーション膜３と同様の材料からなり、パッシベーション膜３と同様の膜厚を有する。なお、パッシベーション膜３０１の膜厚は、パッシベーション膜３０２の膜厚と同じあってもよく、異なっていてもよい。

[0258] 図１８から図２１は、それぞれ、図１７に示す光電変換素子２０の製造方法を示す工程図である。

[0259] 本実施の形態では、まず、上述した図６の（ａ）～（ｃ）及び図７の（ｄ）の各工程を順次行った後、半導体基板１の裏面上にシャドーマスク３１０を配置する（図１８の工程（ｅ）参照）。シャドーマスク３１０は、上述したシャドーマスク３０と同じ材料からなり、シャドーマスク３０と同様の開口部３０ａ及び３０ｂ（図８Ａ参照）を有する。

[0260] そして、シャドーマスク３１０を介してｉ型非晶質シリコンからなるパッシベーション膜３０１と、ｎ型非晶質シリコンからなるｎ型非晶質半導体層４及びアライメントマーク４Ｍとをプラズマ ＣＶＤ法によって半導体基板１の裏面上に順次堆積する（図１８の工程（ｆ）参照）。ｉ型非晶質シリコンおよびｎ型非晶質シリコンの形成条件は、実施の形態１において説明したとおりである。これにより、ｎ型非晶質半導体層４とアライメントマーク４Ｍの下にパッシベーション膜３０１が形成される。パッシベーション膜３０１、ｎ型非晶質半導体層４、及びアライメントマーク４Ｍの形成時に、ｉ型非晶質シリコン／ｎ型非晶質シリコンの積層膜３１１がシャドーマスク３１０

上に形成される。

[0261] 図１８の工程（ｆ）の後、ｎ型非晶質半導体層４及びアライメントマーク４Ｍの上にシャドーマスク３２０を配置する（図１８の工程（ｇ）参照）。シャドーマスク３２０も、上述したシャドーマスク４０と同じ材料からなり、シャドーマスク４０と同様の開口部４０ａとアライメント用開口部４０ｂ（図１１Ｂ参照）を有する。本実施の形態においても、実施の形態１と同様、シャドーマスク３２０におけるアライメント用開口部４０ｂと、半導体基板１の裏面に形成されたアライメントマーク４Ｍと位置合わせを行い、シャドーマスク３２０をｎ型非晶質半導体層４の上に配置する。本実施の形態では、アライメントマーク４Ｍ及びｎ型非晶質半導体層４が形成されていない他の領域には、パッシベーション膜３０１が形成されていない。そのため、アライメントマーク４Ｍ及びｎ型非晶質半導体層４が形成された部分の膜厚は、実施の形態１の場合よりも厚い。その結果、実施の形態１の場合よりアライメントマーク４Ｍのコントラストが高くなり、光学顕微鏡で観察した際のアライメントマーク４Ｍの認識精度が向上し、シャドーマスク３２０をより確実に適切な位置に配置することができる。

[0262] そして、シャドーマスク３２０を介してｉ型非晶質シリコンからなるパッシベーション膜３０２と、ｐ型非晶質シリコンからなるｐ型非晶質半導体層５とをプラズマＣＶＤ法によって半導体基板１の裏面上に順次堆積する（図１９の工程（ｈ）参照）。ｉ型非晶質シリコンおよびｐ型非晶質シリコンの形成条件は、実施の形態１において説明したとおりである。パッシベーション膜３０２およびｐ型非晶質半導体層５の形成によって、アライメントマーク４Ｍの上に、ｉ型非晶質シリコン／ｐ型非晶質シリコンの積層膜５１Ｍが形成されるとともに、シャドーマスク３２０上にｉ型非晶質シリコン／ｐ型非晶質シリコンの積層膜３２１が形成される。

[0263] 図１９の工程（ｈ）の後、シャドーマスク３３０が配置される（図１９の工程（ｉ）参照）。シャドーマスク３３０は、上述したシャドーマスク３０と同じ材料からなる。

[0264] そして、シャドーマスク３３０を介して電極６，７をそれぞれｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に形成する（図２０の工程（ｊ）参照）。

[0265] その後、シャドーマスク３４０が配置される（図２０の工程（ｋ）参照）。シャドーマスク３４０は、上述したシャドーマスク３０と同じ材料からなる。

[0266] そして、シャドーマスク３４０を介して保護膜８を電極６，７上に形成する。これによって、光電変換素子２０が完成する（図２１の工程（ｌ）参照）。光電変換素子２０は、上述した配線シート７０を用いてモジュール化される。なお、本実施の形態におけるその他の説明は、実施の形態１における説明と同じである。

[0267] このように、本実施の形態では、ｐ型非晶質半導体層５を形成する前は、アライメントマーク４Ｍ及びｎ型非晶質半導体層４が形成されていない他の領域にパッシベーション膜３０１が形成されていない。そのため、アライメントマーク４Ｍの部分の膜厚が他の領域よりも厚くなり、アライメントマーク４Ｍの部分のコントラストが他の領域よりも高くなる。その結果、ｐ型非晶質半導体層５を形成する際、光学顕微鏡によってアライメントマーク４Ｍをより確実に認識することができ、アライメントマーク４Ｍにシャドーマスク３２０のアライメント用開口部４０ｂの凸部の位置を合わせることができる。よって、半導体基板１の裏面の全体にパッシベーション膜３が形成される実施の形態１と比べて、ｎ型非晶質半導体層４及びｐ型非晶質半導体層５をより確実に適切な位置に形成することができる。

[0268] ［実施の形態５］

図２２は、この実施の形態による光電変換素子を備える光電変換モジュールの構成を示す概略図である。図２２を参照して、光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１００３，１００４とを備える。

[0269] 複数の光電変換素子１００１は、アレイ状に配置され、直列に接続される

。なお、複数の光電変換素子１００１は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。

[0270] そして、複数の光電変換素子１００１の各々は、光電変換素子１０，２０からなる。

[0271] カバー１００２は、耐候性のカバーからなり、複数の光電変換素子１００１を覆う。カバー１００２は、例えば、光電変換素子１００１の受光面側に設けられた透明基材（例えば、ガラス等）と、光電変換素子１００１の受光面側と反対の裏面側に設けられた裏面基材（たとえば、ガラス、樹脂シート等）と、透明基材と裏面基材との間の隙間を埋める封止材（例えば、ＥＶＡ等）とを含む。

[0272] 出力端子１００３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。

[0273] 出力端子１００４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。

[0274] 上述したように、光電変換素子１０，２０は、光電変換効率が向上している。従って、光電変換モジュール１０００の光電変換効率を向上できる。

[0275] なお、光電変換モジュール１０００に含まれる光電変換素子１００１の数は、２以上の任意の整数である。

[0276] また、本実施の形態による光電変換モジュールは、図２２に示す構成に限らず、光電変換素子１０，２０のいずれかを用いる限り、どのような構成であってもよい。

[0277] ［実施の形態６］

図２３は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

[0278] 図２３を参照して、太陽光発電システム１１００は、光電変換モジュールアレイ１１０１と、接続箱１１０２と、パワーコンディショナー１１０３と、分電盤１１０４と、電力メーター１１０５とを備える。

[0279] 接続箱１１０２は、光電変換モジュールアレイ１１０１に接続される。パ

ワーコンディショナー１１０３は、接続箱１１０２に接続される。分電盤１１０４は、パワーコンディショナー１１０３および電気機器１１１０に接続される。電力メーター１１０５は、分電盤１１０４および系統連系に接続される。

[0280] 光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２に供給する。

[0281] 接続箱１１０２は、光電変換モジュールアレイ１１０１が発電した直流電力を受け、その受けた直流電力をパワーコンディショナー１１０３へ供給する。

[0282] パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４に供給する。

[0283] 分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力および／または電力メーター１１０５を介して受けた商用電力を電気機器１１１０へ供給する。また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも多いとき、余った交流電力を電力メーター１１０５を介して系統連系へ供給する。

[0284] 電力メーター１１０５は、系統連系から分電盤１１０４へ向かう方向の電力を計測するとともに、分電盤１１０４から系統連系へ向かう方向の電力を計測する。

[0285] 図２４は、図２３に示す光電変換モジュールアレイ１１０１の構成を示す概略図である。

[0286] 図２４を参照して、光電変換モジュールアレイ１１０１は、複数の光電変換モジュール１１２０と、出力端子１１２１，１１２２とを含む。

[0287] 複数の光電変換モジュール１１２０は、アレイ状に配列され、直列に接続される。なお、複数の光電変換モジュール１１２０は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。そして、複数の光電変換モジュール１１２０の各々は、図２２に示す光電変換モジュール１０００からなる。

[0288] 出力端子１１２１は、直列に接続された複数の光電変換モジュール１１２０の一方端に位置する光電変換モジュール１１２０に接続される。

[0289] 出力端子１１２２は、直列に接続された複数の光電変換モジュール１１２０の他方端に位置する光電変換モジュール１１２０に接続される。

[0290] なお、光電変換モジュールアレイ１１０１に含まれる光電変換モジュール１１２０数は、２以上の任意の整数である。

[0291] 太陽光発電システム１１００における動作を説明する。光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２を介してパワーコンディショナー１１０３へ供給する。

[0292] パワーコンディショナー１１０３は、光電変換モジュールアレイ１１０１から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４へ供給する。

[0293] 分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力以上であるとき、パワーコンディショナー１１０３から受けた交流電力を電気機器１１１０に供給する。そして、分電盤１１０４は、余った交流電力を電力メーター１１０５を介して系統連系へ供給する。

[0294] また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも少ないとき、系統連系から受けた交流電力およびパワーコンディショナー１１０３から受けた交流電力を電気機器１１１０へ供給する。

[0295] 太陽光発電システム１１００は、上述したように、光電変換効率に優れた光電変換素子１０，２０のいずれかを備えている。従って、太陽光発電システム１１００の光電変換効率を改善できる。

[0296] 図２５は、この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

[0297] この実施の形態による光電変換素子を備える太陽光発電システムは、図２

５に示す太陽光発電システム１１００Ａであってもよい。

[0298] 図２５を参照して、太陽光発電システム１１００Ａは、図２３に示す太陽光発電システム１１００に蓄電池１１０６を追加したものである、その他は、太陽光発電システム１１００と同じである。

[0299] 蓄電池１１０６は、パワーコンディショナー１１０３に接続される。

[0300] 太陽光発電システム１１００Ａにおいては、パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力の一部または全部を適切に変換して蓄電池１１０６に蓄電する。

[0301] パワーコンディショナー１１０３は、その他、太陽光発電システム１１００における動作と同じ動作を行う。

[0302] 蓄電池１１０６は、パワーコンディショナー１１０３から受けた直流電力を蓄電する。また、蓄電池１１０６は、光電変換モジュールアレイ１１０１の発電量および／または電気機器１１１０の電力消費量の状況に応じて、蓄電した電力を、適宜、パワーコンディショナー１１０３へ供給する。

[0303] このように、太陽光発電システム１１００Ａは、蓄電池１１０６を備えているので、日照量の変動による出力変動を抑制できるとともに、日照のない時間帯であっても、蓄電池１１０６に蓄電された電力を電気機器１１１０に供給することができる。

[0304] なお、蓄電池１１０６は、パワーコンディショナー１１０３に内蔵されていてもよい。

[0305] また、本実施の形態による太陽光発電システムは、図２３，２４に示す構成または図２４，２５に示す構成に限らず、光電変換素子１０，２０のいずれかを用いる限り、どのような構成であってもよい。

[0306] ［実施の形態７］

図２６は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

[0307] 図２６を参照して、太陽光発電システム１２００は、サブシステム１２０１～１２０ｎ（ｎは２以上の整数）と、パワーコンディショナー１２１１～

１２１ｎと、変圧器１２２１とを備える。太陽光発電システム１２００は、図２３，２５に示す太陽光発電システム１１００，１１００Ａよりも規模が大きい太陽光発電システムである。

[0308] パワーコンディショナー１２１１～１２１ｎは、それぞれ、サブシステム１２０１～１２０ｎに接続される。

[0309] 変圧器１２２１は、パワーコンディショナー１２１１～１２１ｎおよび系統連系に接続される。

[0310] サブシステム１２０１～１２０ｎの各々は、モジュールシステム１２３１～１２３ｊ（ｊは２以上の整数）からなる。

[0311] モジュールシステム１２３１～１２３ｊの各々は、光電変換モジュールアレイ１３０１～１３０ｉ（ｉは２以上の整数）と、接続箱１３１１～１３１ｉと、集電箱１３２１とを含む。

[0312] 光電変換モジュールアレイ１３０１～１３０ｉの各々は、図２３に示す光電変換モジュールアレイ１１０１と同じ構成からなる。

[0313] 接続箱１３１１～１３１ｉは、それぞれ、光電変換モジュールアレイ１３０１～１３０ｉに接続される。

[0314] 集電箱１３２１は、接続箱１３１１～１３１ｉに接続される。また、サブシステム１２０１のｊ個の集電箱１３２１は、パワーコンディショナー１２１１に接続される。サブシステム１２０２のｊ個の集電箱１３２１は、パワーコンディショナー１２１２に接続される。以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、パワーコンディショナー１２１ｎに接続される。

[0315] モジュールシステム１２３１のｉ個の光電変換モジュールアレイ１３０１～１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１～１３１ｉを介して集電箱１３２１へ供給する。モジュールシステム１２３２のｉ個の光電変換モジュールアレイ１３０１～１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１～１３１ｉを介して集電箱１３２１へ

供給する。以下、同様にして、モジュールシステム１２３ｊのｉ個の光電変換モジュールアレイ１３０１～１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１～１３１ｉを介して集電箱１３２１へ供給する。

[0316] そして、サブシステム１２０１のｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１１へ供給する。

[0317] サブシステム１２０２のｊ個の集電箱１３２１は、同様にして直流電力をパワーコンディショナー１２１２へ供給する。

[0318] 以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１ｎへ供給する。

[0319] パワーコンディショナー１２１１～１２１ｎは、それぞれ、サブシステム１２０１～１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。

[0320] 変圧器１２２１は、パワーコンディショナー１２１１～１２１ｎから交流電力を受け、その受けた交流電力の電圧レベルを変換して系統連系へ供給する。

[0321] 太陽光発電システム１２００は、上述したように、光電変換効率に優れた光電変換素子１０，２０のいずれかを備えている。従って、太陽光発電システム１２００の光電変換効率を改善できる。

[0322] 図２７は、この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

[0323] この実施の形態による光電変換素子を備える太陽光発電システムは、図２７に示す太陽光発電システム１２００Ａであってもよい。

[0324] 図２７を参照して、太陽光発電システム１２００Ａは、図２６に示す太陽光発電システム１２００に蓄電池１２４１～１２４ｎを追加したものであり、その他は、太陽光発電システム１２００と同じである。

[0325] 蓄電池１２４１～１２４ｎは、それぞれ、パワーコンディショナー１２１１～１２１ｎに接続される。

[0326] 太陽光発電システム１２００Ａにおいては、パワーコンディショナー１２１１～１２１ｎは、それぞれ、サブシステム１２０１～１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。また、パワーコンディショナー１２１１～１２１ｎは、それぞれ、サブシステム１２０１～１２０ｎから受けた直流電力を適切に変換し、その変換した直流電力をそれぞれ蓄電池１２４１～１２４ｎへ蓄電する。

[0327] 蓄電池１２４１～１２４ｎは、サブシステム１２０１～１２０ｎからの直流電力量に応じて、蓄電した電力をそれぞれパワーコンディショナー１２１１～１２１ｎへ供給する。

[0328] このように、太陽光発電システム１２００Ａは、蓄電池１２４１～１２４ｎを備えているので、日照量の変動による出力変動を抑制できるとともに、日照のない時間帯であっても、蓄電池１２４１～１２４ｎに蓄電された電力を変圧器１２２１に供給することができる。

[0329] なお、蓄電池１２４１～１２４ｎは、それぞれ、パワーコンディショナー１２１１～１２１ｎに内蔵されていてもよい。

[0330] また、本実施の形態による太陽光発電システムは、図２６，２７に示す構成に限らず、光電変換素子１０，２０のいずれかを用いる限り、どのような構成であってもよい。

[0331] 更に、本実施の形態においては、太陽光発電システム１２００，１２００Ａに含まれる全ての光電変換素子が光電変換素子１０，２０である必要はない。

[0332] 例えば、あるサブシステム（サブシステム１２０１～１２０ｎのいずれか）に含まれる光電変換素子の全てが光電変換素子１０，２０のいずれかであり、別のサブシステム（サブシステム１２０１～１２０ｎのいずれか）に含まれる光電変換素子の一部または全部が光電変換素子１０，２０以外の光電変換素子である場合も有り得るものとする。

[0333] 今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明

ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0334] （１）上述の実施の形態３、４では、半導体基板１の裏面にｎ型非晶質半導体層４を先に形成した後、ｐ型非晶質半導体層５を形成する例を説明したが、ｐ型非晶質半導体層５を先に形成した後、ｎ型非晶質半導体層４を形成してもよい。

[0335] （２）上述の実施の形態２、３において、実施の形態４と同様、ｎ型非晶質半導体層４、アライメントマーク４Ｍ、及びｐ型非晶質半導体層５のそれぞれの下の部分のみに、真性非晶質半導体層からなるパッシベーション膜を形成してもよい。この場合、実施の形態２において、アライメントマーク４１Ｍ，４２Ｍは、ｎ型非晶質半導体層４と、ｎ型非晶質半導体層４の下に形成されたパッシベーション膜とを含む。そのため、アライメントマーク４１Ｍ，４２Ｍが形成された部分のコントラストが高くなり、ｐ型非晶質半導体層５を形成する際に用いるシャドーマスクをより適切な位置に配置することができる。また、実施の形態３において、ｎ型非晶質半導体層４からなる個体識別情報は、ｎ型非晶質半導体層４と、ｎ型非晶質半導体層４の下に形成されたパッシベーション膜とを含む。そのため、個体識別情報が形成された部分のコントラストが高くなり、ｐ型非晶質半導体層５を形成する際に用いるシャドーマスク３２００の凸部４０２ｃ～４０５ｃの位置合わせをより正確に行うことができる。

[0336] （３）上述した実施の形態２では、ｎ型非晶質半導体層４の一部からなるアライメントマーク４１Ｍを基に、ｐ型非晶質半導体層５を形成する際に用いるシャドーマスクの位置を調整する例を説明したが、アライメントマーク４１Ｍを用いずにシャドーマスクの位置を調整してもよい。つまり、例えば、ｎ型非晶質半導体層４を形成する際に用いるシャドーマスクと、ｐ型非晶質半導体層５を形成する際に用いるシャドーマスクの各位置を合わせるためのアライメントピンを、半導体基板１Ａを固定する台に予め固定する。そして、実施の形態２と同様、半導体基板１Ａの裏面の少なくとも一部にテクス

チャ構造を形成した後、各アライメントピンに合わせて、ｎ型非晶質半導体層４とｐ型非晶質半導体層５をそれぞれ形成するためのシャドーマスクを配置し、ｎ型非晶質半導体層４とｐ型非晶質半導体層５を順次形成する。

[0337] そして、ｎ型非晶質半導体層４及びｐ型非晶質半導体層５を形成後、テクスチャ構造が形成された領域を光学顕微鏡で観察することで、テクスチャ構造の上に形成されたｎ型非晶質半導体層４とｐ型非晶質半導体層４の境界を特定することができる。これにより、ｎ型非晶質半導体層４とｐ型非晶質半導体層５が重ならず、適切な位置に形成されているか否かを検査することができる。つまり、アライメントピンを用いてシャドーマスクを配置し、半導体基板１Ａの裏面におけるテクスチャ構造の上に形成されたｎ型非晶質半導体層４及びｐ型非晶質半導体層５の境界部分は、光散乱層の一例であり、検査部として機能する。なお、上記では、アライメントピンを用いる例を説明したが、シャドーマスクの位置合わせを行う方法はアライメントピンを用いる方法に限らない。

産業上の利用可能性

[0338] この発明は、光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システムに適用される。

符号の説明

[0339] １，１Ａ，１Ｂ…半導体基板、２…反射防止膜、３，３０１，３０２…パッシベーション膜、４…ｎ型非晶質半導体層、４ｓ，５ｓ…識別情報、５…ｐ型非晶質半導体層、６，７…電極、６ａ，６ｂ，７ａ，７ｂ…導電層、８…保護膜、１０，２０…光電変換素子、３０，４０，５０，６０，３１０，３２０，３３０，３４０，３１００，３２００…シャドーマスク、７０…配線シート、１０００…太陽電池モジュール、１１００，１１００Ａ，１２００，１２００Ａ…太陽光発電システム、１１０１，１３０１…光電変換モジュールアレイ、１１２０…光電変換モジュール、Ｓ…個体識別情報、４Ｍ，４１Ｍ，４２Ｍ…アライメントマーク

請求の範囲

[請求項1] 半導体基板と、

前記半導体基板の一方の面に形成され、第１の導電型を有する第１非晶質半導体層と、

前記半導体基板の一方の面に形成されるとともに前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１の導電型と反対の第２の導電型を有する第２非晶質半導体層と、

前記半導体基板の一方の面の少なくとも一部に形成されたテクスチャ構造と、前記テクスチャ構造の上に、前記第１非晶質半導体層及び前記第２非晶質半導体層の少なくとも一方の非晶質半導体層を含む光散乱層と、を備える光電変換素子。

[請求項2] 請求項１に記載の光電変換素子において、

前記光散乱層は、前記半導体基板の一方の面において、前記第１非晶質半導体層と前記第２非晶質半導体層が形成される領域と異なる領域に形成され、前記第１非晶質半導体層及び前記第２非晶質半導体層の一方を形成する際の位置の調整に用いるためのアライメント部である、光電変換素子。

[請求項3] 請求項１に記載の光電変換素子において、

前記光散乱層は、前記第１非晶質半導体層及び前記第２非晶質半導体層の少なくとも一方が形成された領域に形成され、前記第１非晶質半導体層及び前記第２非晶質半導体層の一方を形成する際の位置の調整に用いるためのアライメント部である、光電変換素子。


[請求項4] 請求項１から３のいずれか一項に記載の光電変換素子において、

前記光散乱層は、さらに、前記一方の半導体層と前記半導体基板の一方の面との間に真性非晶質半導体層を含む、光電変換素子。


[請求項5] 請求項１から４のいずれか一項に記載の光電変換素子において、

前記テクスチャ構造を平面視した場合に、前記テクスチャ構造の凸部の外接円の直径の平均値は、１５μｍ未満である、光電変換素子。


[図1A]


10
4M
1
A
A
5
4
5
4
5
4
5
4
5
4
5
4
5
4
5
4


[図1B]


10
G
8
7
8A
5
8
8A
6
4
8
7
8A
5
8
8A
6
8
4
3
1
2


[図2]



[図3]



H
L
H
6
6a
6b
8A
4
8
8b
8a
8b
8a
8
3
G1
n
G1

(a)



H
L
H
7
7a
7b
8A
5
8
8b
8a
8b
8a
8
3
G2
p
G2

(b)


[図4]



[図5]




(a)




(b)


[図6]



[図7]




[図8]



(g)
40
4M
40
4
40
4
40
3
1
2
11
12
(h)
40
32
5M
4M
32
40
5
4
32
40
5
4
32
40
3
1
2
11
12
(i)
5M
4M
5
4
5
4
3
1
2
11
12

[図9]


(j)


50
50
50
50
5M
5
4M
4
5
4
3
1
2{
11
12

(k)



50
50
50
50
5M
5
7
6
4
7
5
6
4
4M
3
1
2{
11
12

(l)



60
60
60
60
60
5M
7
6
4
5
7
6
4
5
4M
3
1
2{
11
12

[図10]


(m)




[図11A]




[図11B]


402b
40b
405b
40
401b
403b
404b
w
40a
40a


[図11C]


402b
40b
4M
403b
405b
404b


[図12]



[図13A]




(a)




(b)


[図13B]


70
871
793
791
79
792
71
711
710
REG1
87
872
712
863
802
783
722
861
801
781
721
80
78
72
86
REG2
862
803
782
723
812
773
853
732
851
811
771
731
85
73
852
813
772
733
822
763
843
742
821
761
741
841
82
76
74
84
743
842
823
762
833
83
831
832
753
75
751
752


[図14A]




[図14B]




[図14C]




[図15A]




[図15B]




[図16]


1B
S
4s
5s
5
4
5
4
5
4
5
4


[図17]


20
G
302
8
7
8A
5
301
8A
6
4
302
7
8A
5
8A
6
8
4
301
8
8
8
1
2


[図18]


310
310
1
2

(e)



311
311
310
310
4M
4
4
301
301
301
1
2

(f)



320
320
320
320
4M
4
4
301
301
301
1
2

(g)

[図19]



320
321
321
320
321
320
321
51M
302
5
5
4M
4
4
301
301
302
301
1
2

(h)



330
330
330
330
51M
4M
302
5
4
5
4
301
301
302
301
1
2

(i)

[図20]



51M
4M
302
7
6
5
4
301
1
2

(j)



340
302
7
6
5
4
51M
4M
301
1
2

(k)


[図21]


301
302
8
7
8A
6
5
4
51M
4M
1
2


[図22]




[図23]


1100
1101
1102
接続箱
1103
パワーコンディショナー
1104
分電盤
1105
電力メーター
1110
系統連携へ


[図24]




[図25]


1100A
1101
1102
接続箱
1103
パワーコンディショナー
1104
分電盤
1105
電力メーター
1106
蓄電池
1110
系統連携へ

[図26]


1200
1201
1221
1211
系統連係へ
変圧器
パワーコンディショナー
1231
1311
1301
接続箱
1321
集電箱
1312
1302
131i
130i
1212
1202
1232
121n
120n
123i

[図27]


1200A
1201
1221
1211
変圧器
パワーコンディショナー
系統連係へ
1213
蓄電池
1231
1311
1301
接続箱
1321
集電箱
1312
1302
131i
130i
1202
1212
1232
121n
120n
123i

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2016/053226

A. CLASSIFICATION OF SUBJECT MATTER
H01L31/0747(2012.01)i, *H01L31/0236*(2006.01)i, *H01L31/18*(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H01L31/02-31/078, 31/18-31/20

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2016
Kokai Jitsuyo Shinan Koho 1971-2016 Toroku Jitsuyo Shinan Koho 1994-2016

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2010-258043 A (Sanyo Electric Co., Ltd.), 11 November 2010 (11.11.2010), paragraphs [0026] to [0052]; fig. 1 to 3 & US 2010/0263722 A1 paragraphs [0036] to [0062]; fig. 1 to 3	1,4-5 2-3
X Y	WO 2012/132615 A1 (Sanyo Electric Co., Ltd.), 04 October 2012 (04.10.2012), paragraphs [0011] to [0020]; fig. 1 to 3 & US 2014/0020752 A1 paragraphs [0034] to [0044]; fig. 1 to 3	1,4-5 2-3
X Y	JP 2013-187287 A (Sharp Corp.), 19 September 2013 (19.09.2013), paragraphs [0044] to [0062]; fig. 5 to 6 (Family: none)	1,4-5 2-3

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
18 March 2016 (18.03.16)	05 April 2016 (05.04.16)
Name and mailing address of the ISA/ Japan Patent Office 3-4-3,Kasumigaseki,Chiyoda-ku, Tokyo 100-8915,Japan	Authorized officer Telephone No.

Form PCT/ISA/210 (second sheet) (January 2015)

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2016/053226

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2001-203379 A (Mitsubishi Electric Corp.), 27 July 2001 (27.07.2001), paragraphs [0023] to [0031]; fig. 1 to 17 (Family: none)	2-3
Y	JP 2012-64839 A (Kaneka Corp.), 29 March 2012 (29.03.2012), claims 1, 6; paragraphs [0029] to [0051] (Family: none)	2-3
P,A	WO 2015/146333 A1 (Sharp Corp.), 01 October 2015 (01.10.2015), paragraphs [0013] to [0033], [0082]; fig. 1, 16 & JP 2015-185743 A	1-5

Form PCT/ISA/210 (continuation of second sheet) (January 2015)

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１６／０５３２２６

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　H01L31/0747(2012.01)i, H01L31/0236(2006.01)i, H01L31/18(2006.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　H01L31/02-31/078, 31/18-31/20

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１６年
日本国実用新案登録公報	１９９６－２０１６年
日本国登録実用新案公報	１９９４－２０１６年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X	JP 2010-258043 A（三洋電機株式会社）2010.11.11, 段落［0026］－［0052］, 第1-3図 & US 2010/0263722 A1, 段落［0036］－［0062］,	1, 4-5
Y	第1-3図	2-3
X	WO 2012/132615 A1（三洋電機株式会社）2012.10.04, 段落［0011］－［0020］, 第1-3図 & US 2014/0020752 A1, 段落［0034］－［0044］,	1, 4-5
Y	第1-3図	2-3

☑　Ｃ欄の続きにも文献が列挙されている。

☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
１８．０３．２０１６	０５．０４．２０１６

国際調査機関の名称及びあて先	特許庁審査官（権限のある職員）	
日本国特許庁（ＩＳＡ／ＪＰ） 郵便番号１００－８９１５ 東京都千代田区霞が関三丁目４番３号	山本　元彦	２Ｋ　３９１４
	電話番号　０３－３５８１－１１０１　内線　３２５５	

様式ＰＣＴ／ＩＳＡ／２１０（第２ページ）（２０１５年１月）

Ｃ（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X	JP 2013-187287 A（シャープ株式会社）2013.09.19，段落［0044］－［0062］，第5-6図（ファミリーなし）	1，4-5
Y		2-3
Y	JP 2001-203379 A（三菱電機株式会社）2001.07.27，段落［0023］－［0031］，第1-17図（ファミリーなし）	2-3
Y	JP 2012-64839 A（株式会社カネカ）2012.03.29，［請求項1］，［請求項6］，段落［0029］－［0051］（ファミリーなし）	2-3
P，A	WO 2015/146333 A1（シャープ株式会社）2015.10.01，段落［0013］－［0033］，［0082］，第1，16図 & JP 2015-185743 A	1-5

SEG Solar, EX1018, Page 395

Electronic Patent Application Fee Transmittal

Application Number:	17964190
Filing Date:	12-Oct-2022
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Filer:	Jeffrey Costellia/Donald Sias
Attorney Docket Number:	084546-000033USD1

Filed as Large Entity

Filing Fees for Utility under 35 USC 111(a)

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Basic Filing:				
Pages:				
Claims:				
Miscellaneous-Filing:				
Petition:				
Patent-Appeals-and-Interference:				
Post-Allowance-and-Post-Issuance:				
Extension-of-Time:				

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Miscellaneous:				
RCE- 1ST REQUEST	1801	1	1360	1360
		Total in USD ($)		**1360**

Electronic Acknowledgement Receipt	
EFS ID:	47867626
Application Number:	17964190
International Application Number:	
Confirmation Number:	7994
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Customer Number:	22204
Filer:	Jeffrey Costellia/Donald Sias
Filer Authorized By:	Jeffrey Costellia
Attorney Docket Number:	084546-000033USD1
Receipt Date:	19-APR-2023
Filing Date:	12-OCT-2022
Time Stamp:	13:20:19
Application Type:	Utility under 35 USC 111(a)

Payment information:

Submitted with Payment	yes
Payment Type	DA
Payment was successfully received in RAM	$1360
RAM confirmation Number	E20234ID20457703
Deposit Account	
Authorized User	
The Director of the USPTO is hereby authorized to charge indicated fees and credit any overpayment as follows:	

File Listing:

Document Number	Document Description	File Name	File Size(Bytes)/ Message Digest	Multi Part /.zip	Pages (if appl.)
1	Request for Continued Examination (RCE)	084546_000033USD1_RCE.pdf	135921 2577363c078b9c409a8756af591de4257354f6ed	no	3
Warnings:					
This is not a USPTO supplied RCE SB30 form.					
Information:					
2	Miscellaneous Incoming Letter	084546_000033USD1_QPIDS.pdf	131607 5f2606a2a8ad43ffd2a07563f811ee8a8baccd9	no	2
Warnings:					
Information:					
3	Transmittal Letter	084546_000033USD1_IDS_under_QPIDS.pdf	105567 f1ac7041de074e5e6685957c284901542a392bc8	no	2
Warnings:					
Information:					
4	Information Disclosure Statement (IDS) Form (SB08)	084546_000033USD1_PTO_1449.pdf	117810 a796cdfd08d89c5db29356ab9f54adcf288f5dc3	no	1
Warnings:					
Information:					
This is not an USPTO supplied IDS fillable form					
5	Foreign Reference	CN110931596A.pdf	842173 2c4f3793a6d2ebe6fd18344e45fca5431ef561c8	no	15
Warnings:					
Information:					
6	Foreign Reference	CN112599615A.pdf	1519291 b42ecf4828afde59926661d07b5fe88cd3597e31	no	20

Warnings:					
Information:					
7	Foreign Reference	JP06061515A.pdf	3158044 80ad017ca7920e0ab5cfc3b82c2b88b16ff3da51	no	25
Warnings:					
Information:					
8	Foreign Reference	JP2012216788A.pdf	562925 d3080eb47c691c462da0877a96f1984b7e32ef42	no	18
Warnings:					
Information:					
9	Non Patent Literature	JP2022176074OA1.pdf	224806 430da32225c15c7ecd0769db06bd4d2c9d7fb800	no	4
Warnings:					
Information:					
10	Foreign Reference	WO2013186945A1.pdf	1994778 b17486ebf5c64adec96b717a0367a134c0e5159c	no	51
Warnings:					
Information:					
11	Foreign Reference	WO2016129481A1.pdf	3822712 f4ca16312e58951a45282fd5b9a30a20ea5748dc	no	94
Warnings:					
Information:					
12	Fee Worksheet (SB06)	fee-info.pdf	38068 6ef3b5e4857c439315af7e5308db27e05005cb7f	no	2
Warnings:					
Information:					
			Total Files Size (in bytes):	12653702	

This Acknowledgement Receipt evidences receipt on the noted date by the USPTO of the indicated documents, characterized by the applicant, and including page counts, where applicable. It serves as evidence of receipt similar to a Post Card, as described in MPEP 503.

New Applications Under 35 U.S.C. 111

If a new application is being filed and the application includes the necessary components for a filing date (see 37 CFR 1.53(b)-(d) and MPEP 506), a Filing Receipt (37 CFR 1.54) will be issued in due course and the date shown on this Acknowledgement Receipt will establish the filing date of the application.

National Stage of an International Application under 35 U.S.C. 371

If a timely submission to enter the national stage of an international application is compliant with the conditions of 35 U.S.C. 371 and other applicable requirements a Form PCT/DO/EO/903 indicating acceptance of the application as a national stage submission under 35 U.S.C. 371 will be issued in addition to the Filing Receipt, in due course.

New International Application Filed with the USPTO as a Receiving Office

If a new international application is being filed and the international application includes the necessary components for an international filing date (see PCT Article 11 and MPEP 1810), a Notification of the International Application Number and of the International Filing Date (Form PCT/RO/105) will be issued in due course, subject to prescriptions concerning national security, and the date shown on this Acknowledgement Receipt will establish the international filing date of the application.

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NUMBER	FILING or 371(c) DATE	GRP ART UNIT	FIL FEE REC'D	ATTY.DOCKET.NO	TOT CLAIMS	IND CLAIMS
17/964,190	10/12/2022	1721	1820	084546-000033USD1	20	2

CONFIRMATION NO. 7994

CORRECTED FILING RECEIPT

22204
NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

OC000000137789198

Date Mailed: 04/17/2023

Receipt is acknowledged of this non-provisional utility patent application. The application will be taken up for examination in due course. Applicant will be notified as to the results of the examination. Any correspondence concerning the application must include the following identification information: the U.S. APPLICATION NUMBER, FILING DATE, NAME OF FIRST INVENTOR, and TITLE OF INVENTION. Fees transmitted by check or draft are subject to collection.

Please verify the accuracy of the data presented on this receipt. If an error is noted on this Filing Receipt, please submit a written request for a corrected Filing Receipt, including a properly marked-up ADS showing the changes with strike-through for deletions and underlining for additions. If you received a "Notice to File Missing Parts" or other Notice requiring a response for this application, please submit any request for correction to this Filing Receipt with your reply to the Notice. When the USPTO processes the reply to the Notice, the USPTO will generate another Filing Receipt incorporating the requested corrections provided that the request is grantable.

Inventor(s)

Kun YU, Haining, CN;
Changming LIU, Haining, CN;
Xinyu ZHANG, Haining, CN;

Applicant(s)

SHANGHAI JINKO GREEN ENERGY ENTERPRISE MANAGEMENT CO., LTD., Minhang District, Shanghai, CHINA;
ZHEJIANG JINKO SOLAR CO., LTD., Haining, CHINA;

Power of Attorney: The patent practitioners associated with Customer Number 22204

Domestic Priority data as claimed by applicant

This application is a DIV of 17/459,689 08/27/2021 PAT 11581454

Foreign Applications (You may be eligible to benefit from the **Patent Prosecution Highway** program at the USPTO. Please see http://www.uspto.gov for more information.)
CHINA 202110895225.8 08/04/2021 Access Code Provided

Permission to Access Application via Priority Document Exchange: Yes

Permission to Access Search Results: Yes

Applicant may provide or rescind an authorization for access using Form PTO/SB/39 or Form PTO/SB/69 as appropriate.

If Required, Foreign Filing License Granted: 10/24/2022

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is **US 17/964,190**

Projected Publication Date: Not Applicable

Non-Publication Request: No

Early Publication Request: No

Title

SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

Preliminary Class

136

Statement under 37 CFR 1.55 or 1.78 for AIA (First Inventor to File) Transition Applications: No

PROTECTING YOUR INVENTION OUTSIDE THE UNITED STATES

Since the rights granted by a U.S. patent extend only throughout the territory of the United States and have no effect in a foreign country, an inventor who wishes patent protection in another country must apply for a patent in a specific country or in regional patent offices. Applicants may wish to consider the filing of an international application under the Patent Cooperation Treaty (PCT). An international (PCT) application generally has the same effect as a regular national patent application in each PCT-member country. The PCT process **simplifies** the filing of patent applications on the same invention in member countries, but **does not result** in a grant of "an international patent" and does not eliminate the need of applicants to file additional documents and fees in countries where patent protection is desired.

Almost every country has its own patent law, and a person desiring a patent in a particular country must make an application for patent in that country in accordance with its particular laws. Since the laws of many countries differ in various respects from the patent law of the United States, applicants are advised to seek guidance from specific foreign countries to ensure that patent rights are not lost prematurely.

Applicants also are advised that in the case of inventions made in the United States, the Director of the USPTO must issue a license before applicants can apply for a patent in a foreign country. The filing of a U.S. patent application serves as a request for a foreign filing license. The application's filing receipt contains further information and guidance as to the status of applicant's license for foreign filing.

Applicants may wish to consult the USPTO booklet, "General Information Concerning Patents" (specifically, the section entitled "Treaties and Foreign Patents") for more information on timeframes and deadlines for filing foreign patent applications. The guide is available either by contacting the USPTO Contact Center at 800-786-9199, or it can be viewed on the USPTO website at http://www.uspto.gov/web/offices/pac/doc/general/index.html.

For information on preventing theft of your intellectual property (patents, trademarks and copyrights), you may wish to consult the U.S. Government website, http://www.stopfakes.gov. Part of a Department of Commerce initiative, this website includes self-help "toolkits" giving innovators guidance on how to protect intellectual property in specific

countries such as China, Korea and Mexico. For questions regarding patent enforcement issues, applicants may call the U.S. Government hotline at 1-866-999-HALT (1-866-999-4258).

LICENSE FOR FOREIGN FILING UNDER

Title 35, United States Code, Section 184

Title 37, Code of Federal Regulations, 5.11 & 5.15

GRANTED

The applicant has been granted a license under 35 U.S.C. 184, if the phrase "IF REQUIRED, FOREIGN FILING LICENSE GRANTED" followed by a date appears on this form. Such licenses are issued in all applications where the conditions for issuance of a license have been met, regardless of whether or not a license may be required as set forth in 37 CFR 5.15. The scope and limitations of this license are set forth in 37 CFR 5.15(a) unless an earlier license has been issued under 37 CFR 5.15(b). The license is subject to revocation upon written notification. The date indicated is the effective date of the license, unless an earlier license of similar scope has been granted under 37 CFR 5.13 or 5.14.

This license is to be retained by the licensee and may be used at any time on or after the effective date thereof unless it is revoked. This license is automatically transferred to any related applications(s) filed under 37 CFR 1.53(d). This license is not retroactive.

The grant of a license does not in any way lessen the responsibility of a licensee for the security of the subject matter as imposed by any Government contract or the provisions of existing laws relating to espionage and the national security or the export of technical data. Licensees should apprise themselves of current regulations especially with respect to certain countries, of other agencies, particularly the Office of Defense Trade Controls, Department of State (with respect to Arms, Munitions and Implements of War (22 CFR 121-128)); the Bureau of Industry and Security, Department of Commerce (15 CFR parts 730-774); the Office of Foreign AssetsControl, Department of Treasury (31 CFR Parts 500+) and the Department of Energy.

NOT GRANTED

No license under 35 U.S.C. 184 has been granted at this time, if the phrase "IF REQUIRED, FOREIGN FILING LICENSE GRANTED" DOES NOT appear on this form. Applicant may still petition for a license under 37 CFR 5.12, if a license is desired before the expiration of 6 months from the filing date of the application. If 6 months has lapsed from the filing date of this application and the licensee has not received any indication of a secrecy order under 35 U.S.C. 181, the licensee may foreign file the application pursuant to 37 CFR 5.15(b).

SelectUSA

The United States represents the largest, most dynamic marketplace in the world and is an unparalleled location for business investment, innovation, and commercialization of new technologies. The U.S. offers tremendous resources and advantages for those who invest and manufacture goods here. Through SelectUSA, our nation works to promote and facilitate business investment. SelectUSA provides information assistance to the international investor community; serves as an ombudsman for existing and potential investors; advocates on behalf of U.S. cities, states, and regions competing for global investment; and counsels U.S. economic development organizations on investment attraction best practices. To learn more about why the United States is the best country in the world to develop

technology, manufacture products, deliver services, and grow your business, visit http://www.SelectUSA.gov or call +1-202-482-6800.

Docket No. 084546-000033USD1

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application	)	
Kun **YU** et al.	)	Art Unit: 1721
Application No.: 17/964,190	)	Examiner: Golam Mowla
Filed: October 12, 2022	)	Confirmation No.: 7994
For: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	)	

SUBMISSION OF CORRECTED APPLICATION DATA SHEET

Mail Stop Issue Fee – Via EFS
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

Enclosed is a copy of the Corrected Application Data Sheet marked to show a correction that is needed. The correction is as follows: First Applicant City from "**SHANGHAI JINKO GREEN ENERGY ENTERPRISE MANAGEMENT CO., LTD. 5/F, No. 277 Huqingping Road Minhang District, Shanaghia, China**" should be "**SHANGHAI JINKO GREEN ENERGY ENTERPRISE MANAGEMENT CO., LTD. 5/F, No. 277 Huqingping Road, Minhang District, Shanghai, China".**

Applicant submits herewith a Corrected Application Data Sheet (ADS) for the above-identified application. Issuance of a corrected Official Filing Receipt is respectfully requested.

The Commissioner is hereby authorized to charge any fee required in connection with this filing, and any additional fees which may be required, or credit any overpayment to Deposit Account No. 50-4181.

Respectfully submitted,

By: /Jeffrey L. Costellia, Reg.#35483/
Jeffrey L. Costellia
Registration No. 35,483

NIXON PEABODY LLP
CUSTOMER NO. 22204
799 9TH Street, N.W., Suite 500
Washington D.C. 20001-4501
Telephone: 202-585-8000

PTO/AIA/14 (01-22)
Approved for use through 05/31/2024. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

CORRECTED **Application Data Sheet 37 CFR 1.76**	Attorney Docket Number	084546-000033USD1
	Application Number	
Title of Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	

The application data sheet is part of the provisional or nonprovisional application for which it is being submitted. The following form contains the bibliographic data arranged in a format specified by the United States Patent and Trademark Office as outlined in 37 CFR 1.76.
This document may be completed electronically and submitted to the Office in electronic format using the Electronic Filing System (EFS) or the document may be printed and included in a paper filed application.

Secrecy Order 37 CFR 5.2:

☐ Portions or all of the application associated with this Application Data Sheet may fall under a Secrecy Order pursuant to 37 CFR 5.2 (Paper filers only. Applications that fall under Secrecy Order may not be filed electronically.)

Inventor Information:

Inventor 1 Remove

Legal Name

Prefix	Given Name	Middle Name	Family Name	Suffix
	Kun		YU	

Residence Information (Select One) ○ US Residency ◉ Non US Residency ○ Active US Military Service

City	Haining, Zhejiang	Country of Residence	CN

Mailing Address of Inventor:

Address 1	No. 58, Yuan Xi Road, Yuan Hua Town
Address 2	

City	Haining, Zhejiang	State/Province	
Postal Code		**Country**	CN

Inventor 2 Remove

Legal Name

Prefix	Given Name	Middle Name	Family Name	Suffix
	Changming		LIU	

Residence Information (Select One) ○ US Residency ◉ Non US Residency ○ Active US Military Service

City	Haining, Zhejiang	Country of Residence	CN

Mailing Address of Inventor:

Address 1	No. 58, Yuan Xi Road, Yuan Hua Town
Address 2	

City	Haining, Zhejiang	State/Province	
Postal Code		**Country**	CN

Inventor 3 Remove

Legal Name

PTO/AIA/14 (01-22)
Approved for use through 05/31/2024. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

Application Data Sheet 37 CFR 1.76	Attorney Docket Number	084546-000033USD1
	Application Number	
Title of Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	

Prefix	**Given Name**	**Middle Name**	**Family Name**	**Suffix**
	Xinyu		ZHANG	

Residence Information (Select One) ○ US Residency ◉ Non US Residency ○ Active US Military Service

City	Haining, Zhejiang	Country of Residence [i]	CN

Mailing Address of Inventor:

Address 1	No. 58, Yuan Xi Road, Yuan Hua Town		
Address 2			
City	Haining, Zhejiang	**State/Province**	
Postal Code		**Country** [i]	CN

All Inventors Must Be Listed - Additional Inventor Information blocks may be generated within this form by selecting the **Add** button. Add

Correspondence Information:

Enter either Customer Number or complete the Correspondence Information section below.
For further information see 37 CFR 1.33(a).

☐ **An Address is being provided for the correspondence Information of this application.**

Customer Number	22204		
Email Address		Add Email	Remove Email

Application Information:

Title of the Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE		
Attorney Docket Number	084546-000033USD1	**Small Entity Status Claimed**	☐
Application Type	Nonprovisional		
Subject Matter	Utility		
Total Number of Drawing Sheets (if any)		**Suggested Figure for Publication (if any)**	

Filing By Reference:

Only complete this section when filing an application by reference under 35 U.S.C. 111(c) and 37 CFR 1.57(a). Do not complete this section if application papers including a specification and any drawings are being filed. Any domestic benefit or foreign priority information must be provided in the appropriate section(s) below (i.e., "Domestic Benefit/National Stage Information" and "Foreign Priority Information").

For the purposes of a filing date under 37 CFR 1.53(b), the description and any drawings of the present application are replaced by this reference to the previously filed application, subject to conditions and requirements of 37 CFR 1.57(a).

Application number of the previously filed application	Filing date (YYYY-MM-DD)	Intellectual Property Authority or Country [i]

PTO/AIA/14 (01-22)
Approved for use through 05/31/2024. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

Application Data Sheet 37 CFR 1.76	Attorney Docket Number	084546-000033USD1
	Application Number	
Title of Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	

Publication Information:

☐ Request Early Publication (Fee required at time of Request 37 CFR 1.219)

☐ **Request Not to Publish.** I hereby request that the attached application not be published under 35 U.S.C. 122(b) and certify that the invention disclosed in the attached application **has not and will not** be the subject of an application filed in another country, or under a multilateral international agreement, that requires publication at eighteen months after filing.

Representative Information:

Representative information should be provided for all practitioners having a power of attorney in the application. Providing this information in the Application Data Sheet does not constitute a power of attorney in the application (see 37 CFR 1.32). Either enter Customer Number or complete the Representative Name section below. If both sections are completed the customer Number will be used for the Representative Information during processing.

Please Select One:	◉ Customer Number	○ US Patent Practitioner	○ Limited Recognition (37 CFR 11.9)
Customer Number	22204		

Domestic Benefit/National Stage Information:

This section allows for the applicant to either claim benefit under 35 U.S.C. 119(e), 120, 121, 365(c), or 386(c) or indicate National Stage entry from a PCT application. Providing benefit claim information in the Application Data Sheet constitutes the specific reference required by 35 U.S.C. 119(e) or 120, and 37 CFR 1.78.
When referring to the current application, please leave the "Application Number" field blank.

Prior Application Status	Pending		Remove
Application Number	Continuity Type	Prior Application Number	Filing or 371(c) Date (YYYY-MM-DD)
	Division of	17459689	2021-08-27

Additional Domestic Benefit/National Stage Data may be generated within this form by selecting the **Add** button.

Foreign Priority Information:

This section allows for the applicant to claim priority to a foreign application. Providing this information in the application data sheet constitutes the claim for priority as required by 35 U.S.C. 119(b) and 37 CFR 1.55. When priority is claimed to a foreign application that is eligible for retrieval under the priority document exchange program (PDX)[i] the information will be used by the Office to automatically attempt retrieval pursuant to 37 CFR 1.55(i)(1) and (2). Under the PDX program, applicant bears the ultimate responsibility for ensuring that a copy of the foreign application is received by the Office from the participating foreign intellectual property office, or a certified copy of the foreign priority application is filed, within the time period specified in 37 CFR 1.55(g)(1).

			Remove
Application Number	Country[i]	Filing Date (YYYY-MM-DD)	Access Code[i] (if applicable)

PTO/AIA/14 (01-22)
Approved for use through 05/31/2024. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

Application Data Sheet 37 CFR 1.76	Attorney Docket Number	084546-000033USD1
	Application Number	
Title of Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	

202110895225.8	CN	2021-08-04	5E05
Additional Foreign Priority Data may be generated within this form by selecting the **Add** button.			

Statement under 37 CFR 1.55 or 1.78 for AIA (First Inventor to File) Transition Applications

☐ This application (1) claims priority to or the benefit of an application filed before March 16, 2013 and (2) also contains, or contained at any time, a claim to a claimed invention that has an effective filing date on or after March 16, 2013.
NOTE: By providing this statement under 37 CFR 1.55 or 1.78, this application, with a filing date on or after March 16, 2013, will be examined under the first inventor to file provisions of the AIA.

PTO/AIA/14 (01-22)
Approved for use through 05/31/2024. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

Application Data Sheet 37 CFR 1.76	Attorney Docket Number	084546-000033USD1
	Application Number	
Title of Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	

Authorization or Opt-Out of Authorization to Permit Access:

When this Application Data Sheet is properly signed and filed with the application, applicant has provided written authority to permit a participating foreign intellectual property (IP) office access to the instant application-as-filed (see paragraph A in subsection 1 below) and the European Patent Office (EPO) access to any search results from the instant application (see paragraph B in subsection 1 below).

Should applicant choose not to provide an authorization identified in subsection 1 below, applicant **must opt-out** of the authorization by checking the corresponding box A or B or both in subsection 2 below.

NOTE: This section of the Application Data Sheet is **ONLY** reviewed and processed with the **INITIAL** filing of an application. After the initial filing of an application, an Application Data Sheet cannot be used to provide or rescind authorization for access by a foreign IP office(s). Instead, Form PTO/SB/39 or PTO/SB/69 must be used as appropriate.

1. Authorization to Permit Access by a Foreign Intellectual Property Office(s)

A. Priority Document Exchange (PDX) - Unless box A in subsection 2 (opt-out of authorization) is checked, the undersigned hereby **grants the USPTO authority** to provide the European Patent Office (EPO), the Japan Patent Office (JPO), the Korean Intellectual Property Office (KIPO), the State Intellectual Property Office of the People's Republic of China (SIPO), the World Intellectual Property Organization (WIPO), and any other foreign intellectual property office participating with the USPTO in a bilateral or multilateral priority document exchange agreement in which a foreign application claiming priority to the instant patent application is filed, access to: (1) the instant patent application-as-filed and its related bibliographic data, (2) any foreign or domestic application to which priority or benefit is claimed by the instant application and its related bibliographic data, and (3) the date of filing of this Authorization. See 37 CFR 1.14(h)(1).

B. Search Results from U.S. Application to EPO - Unless box B in subsection 2 (opt-out of authorization) is checked, the undersigned hereby **grants the USPTO authority** to provide the EPO access to the bibliographic data and search results from the instant patent application when a European patent application claiming priority to the instant patent application is filed. See 37 CFR 1.14(h)(2).

The applicant is reminded that the EPO's Rule 141(1) EPC (European Patent Convention) requires applicants to submit a copy of search results from the instant application without delay in a European patent application that claims priority to the instant application.

2. Opt-Out of Authorizations to Permit Access by a Foreign Intellectual Property Office(s)

☐ A. Applicant **DOES NOT** authorize the USPTO to permit a participating foreign IP office access to the instant application-as-filed. If this box is checked, the USPTO will not be providing a participating foreign IP office with any documents and information identified in subsection 1A above.

☐ B. Applicant **DOES NOT** authorize the USPTO to transmit to the EPO any search results from the instant patent application. If this box is checked, the USPTO will not be providing the EPO with search results from the instant application.

NOTE: Once the application has published or is otherwise publicly available, the USPTO may provide access to the application in accordance with 37 CFR 1.14.

PTO/AIA/14 (01-22)
Approved for use through 05/31/2024. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

Application Data Sheet 37 CFR 1.76	Attorney Docket Number	084546-000033USD1
	Application Number	
Title of Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	

Applicant Information:

Providing assignment information in this section does not substitute for compliance with any requirement of part 3 of Title 37 of CFR to have an assignment recorded by the Office.

Applicant 1

If the applicant is the inventor (or the remaining joint inventor or inventors under 37 CFR 1.45), this section should not be completed. The information to be provided in this section is the name and address of the legal representative who is the applicant under 37 CFR 1.43; or the name and address of the assignee, person to whom the inventor is under an obligation to assign the invention, or person who otherwise shows sufficient proprietary interest in the matter who is the applicant under 37 CFR 1.46. If the applicant is an applicant under 37 CFR 1.46 (assignee, person to whom the inventor is obligated to assign, or person who otherwise shows sufficient proprietary interest) together with one or more joint inventors, then the joint inventor or inventors who are also the applicant should be identified in this section.

Clear

(•) Assignee	( ) Legal Representative under 35 U.S.C. 117	( ) Joint Inventor
( ) Person to whom the inventor is obligated to assign.	( ) Person who shows sufficient proprietary interest	

If applicant is the legal representative, indicate the authority to file the patent application, the inventor is:

Name of the Deceased or Legally Incapacitated Inventor:

If the Applicant is an Organization check here. [x]

Organization Name	SHANGHAI JINKO GREEN ENERGY ENTERPRISE MANAGEMENT CO., LTD.		
Mailing Address Information For Applicant:			
Address 1	5/F, No. 277 Huqingping Road		
Address 2			
City	Minhang District, ~~Shanaghai~~ Shanghai	**State/Province**	
Country	CN	Postal Code	
Phone Number		Fax Number	
Email Address			

Additional Applicant Data may be generated within this form by selecting the Add button.

PTO/AIA/14 (01-22)
Approved for use through 05/31/2024. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

Application Data Sheet 37 CFR 1.76	Attorney Docket Number	084546-000033USD1
	Application Number	
Title of Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	

Applicant 2

If the applicant is the inventor (or the remaining joint inventor or inventors under 37 CFR 1.45), this section should not be completed. The information to be provided in this section is the name and address of the legal representative who is the applicant under 37 CFR 1.43; or the name and address of the assignee, person to whom the inventor is under an obligation to assign the invention, or person who otherwise shows sufficient proprietary interest in the matter who is the applicant under 37 CFR 1.46. If the applicant is an applicant under 37 CFR 1.46 (assignee, person to whom the inventor is obligated to assign, or person who otherwise shows sufficient proprietary interest) together with one or more joint inventors, then the joint inventor or inventors who are also the applicant should be identified in this section.

Clear

◉ Assignee	○ Legal Representative under 35 U.S.C. 117	○ Joint Inventor
○ Person to whom the inventor is obligated to assign.	○ Person who shows sufficient proprietary interest	

If applicant is the legal representative, indicate the authority to file the patent application, the inventor is:

Name of the Deceased or Legally Incapacitated Inventor:

If the Applicant is an Organization check here. ☒

Organization Name	ZHEJIANG JINKO SOLAR CO., LTD.		
Mailing Address Information For Applicant:			
Address 1	No. 58, Yuan Xi Road, Yuan Hua Town		
Address 2			
City	Haining, Zhejiang	**State/Province**	
Country	CN	Postal Code	
Phone Number		Fax Number	
Email Address			

Additional Applicant Data may be generated within this form by selecting the Add button.

Assignee Information including Non-Applicant Assignee Information:

Providing assignment information in this section does not substitute for compliance with any requirement of part 3 of Title 37 of CFR to have an assignment recorded by the Office.

Assignee 1

Complete this section if assignee information, including non-applicant assignee information, is desired to be included on the patent application publication. An assignee-applicant identified in the "Applicant Information" section will appear on the patent application publication as an applicant. For an assignee-applicant, complete this section only if identification as an assignee is also desired on the patent application publication.

If the Assignee or Non-Applicant Assignee is an Organization check here. ☐

PTO/AIA/14 (01-22)
Approved for use through 05/31/2024. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

Application Data Sheet 37 CFR 1.76	Attorney Docket Number	084546-000033USD1
	Application Number	
Title of Invention	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE	

Prefix	**Given Name**	Middle Name	**Family Name**	Suffix

Mailing Address Information For Assignee including Non-Applicant Assignee:

Address 1			
Address 2			
City		**State/Province**	
Country		Postal Code	
Phone Number		Fax Number	
Email Address			

Additional Assignee or Non-Applicant Assignee Data may be generated within this form by selecting the Add button.

Signature:

NOTE: This Application Data Sheet must be signed in accordance with 37 CFR 1.33(b). **However, if this Application Data Sheet is submitted with the INITIAL filing of the application and either box A or B is not checked in subsection 2 of the "Authorization or Opt-Out of Authorization to Permit Access" section, then this form must also be signed in accordance with 37 CFR 1.14(c).**

This Application Data Sheet **must** be signed by a patent practitioner if one or more of the applicants is a **juristic entity** (e.g., corporation or association). If the applicant is two or more joint inventors, this form must be signed by a patent practitioner, **all** joint inventors who are the applicant, or one or more joint inventor-applicants who have been given power of attorney (e.g., see USPTO Form PTO/AIA/81) on behalf of **all** joint inventor-applicants.

See 37 CFR 1.4(d) for the manner of making signatures and certifications.

Signature	/Jeffrey L. Costellia, Reg.#35483/			Date (YYYY-MM-DD)	2023-04-11
First Name	Jeffrey L.	Last Name	Costellia	Registration Number	35,483

Additional Signature may be generated within this form by selecting the Add button.

This collection of information is required by 37 CFR 1.76. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 23 minutes to complete, including gathering, preparing, and submitting the completed application data sheet form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. **SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.**

Privacy Act Statement

The Privacy Act of 1974 (P.L. 93-579) requires that you be given certain information in connection with your submission of the attached form related to a patent application or patent. Accordingly, pursuant to the requirements of the Act, please be advised that: (1) the general authority for the collection of this information is 35 U.S.C. 2(b)(2); (2) furnishing of the information solicited is voluntary; and (3) the principal purpose for which the information is used by the U.S. Patent and Trademark Office is to process and/or examine your submission related to a patent application or patent. If you do not furnish the requested information, the U.S. Patent and Trademark Office may not be able to process and/or examine your submission, which may result in termination of proceedings or abandonment of the application or expiration of the patent.

The information provided by you in this form will be subject to the following routine uses:

1 The information on this form will be treated confidentially to the extent allowed under the Freedom of Information Act (5 U.S.C. 552) and the Privacy Act (5 U.S.C. 552a). Records from this system of records may be disclosed to the Department of Justice to determine whether the Freedom of Information Act requires disclosure of these records.

2. A record from this system of records may be disclosed, as a routine use, in the course of presenting evidence to a court, magistrate, or administrative tribunal, including disclosures to opposing counsel in the course of settlement negotiations.

3 A record in this system of records may be disclosed, as a routine use, to a Member of Congress submitting a request involving an individual, to whom the record pertains, when the individual has requested assistance from the Member with respect to the subject matter of the record.

4. A record in this system of records may be disclosed, as a routine use, to a contractor of the Agency having need for the information in order to perform a contract. Recipients of information shall be required to comply with the requirements of the Privacy Act of 1974, as amended, pursuant to 5 U.S.C. 552a(m).

5. A record related to an International Application filed under the Patent Cooperation Treaty in this system of records may be disclosed, as a routine use, to the International Bureau of the World Intellectual Property Organization, pursuant to the Patent CooperationTreaty.

6. A record in this system of records may be disclosed, as a routine use, to another federal agency for purposes of National Security review (35 U.S.C. 181) and for review pursuant to the Atomic Energy Act (42 U.S.C. 218(c)).

7. A record from this system of records may be disclosed, as a routine use, to the Administrator, General Services, or his/her designee, during an inspection of records conducted by GSA as part of that agency's responsibility to recommend improvements in records management practices and programs, under authority of 44 U.S.C. 2904 and 2906. Such disclosure shall be made in accordance with the GSA regulations governing inspection of records for this purpose, and any other relevant (i.e., GSA or Commerce) directive. Such disclosure shall not be used to make determinations about individuals.

8. A record from this system of records may be disclosed, as a routine use, to the public after either publication of the application pursuant to 35 U.S.C. 122(b) or issuance of a patent pursuant to 35 U.S.C. 151. Further, a record may be disclosed, subject to the limitations of 37 CFR 1.14, as a routine use, to the public if the record was filed in an application which became abandoned or in which the proceedings were terminated and which application is referenced by either a published application, an application open to public inspections or an issued patent.

9. A record from this system of records may be disclosed, as a routine use, to a Federal, State, or local law enforcement agency, if the USPTO becomes aware of a violation or potential violation of law or regulation.

Electronic Patent Application Fee Transmittal

Application Number:	17964190
Filing Date:	12-Oct-2022
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Filer:	Jeffrey Costellia/Donald Sias
Attorney Docket Number:	084546-000033USD1

Filed as Large Entity

Filing Fees for Utility under 35 USC 111(a)

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Basic Filing:				
Pages:				
Claims:				
Miscellaneous-Filing:				
Petition:				
Patent-Appeals-and-Interference:				
Post-Allowance-and-Post-Issuance:				
UTILITY APPL ISSUE FEE	1501	1	1200	1200

Description	Fee Code	Quantity	Amount	Sub-Total in USD($)
Extension-of-Time:				
Miscellaneous:				
			Total in USD ($)	**1200**

Electronic Acknowledgement Receipt	
EFS ID:	47822812
Application Number:	17964190
International Application Number:	
Confirmation Number:	7994
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Customer Number:	22204
Filer:	Jeffrey Costellia/Donald Sias
Filer Authorized By:	Jeffrey Costellia
Attorney Docket Number:	084546-000033USD1
Receipt Date:	11-APR-2023
Filing Date:	12-OCT-2022
Time Stamp:	12:06:33
Application Type:	Utility under 35 USC 111(a)

Payment information:

Submitted with Payment	yes
Payment Type	DA
Payment was successfully received in RAM	$1200
RAM confirmation Number	E20234AC07218762
Deposit Account	
Authorized User	
The Director of the USPTO is hereby authorized to charge indicated fees and credit any overpayment as follows:	

File Listing:

Document Number	Document Description	File Name	File Size(Bytes)/ Message Digest	Multi Part /.zip	Pages (if appl.)
1	Issue Fee Payment (PTO-85B)	084546_000033USD1_Issue_Transmittal.pdf	1211523 507224d68aa170db11bc452995908b7df9e94663	no	1
Warnings:					
Information:					
2	Miscellaneous Incoming Letter	084546_000033USD1_Submission_of_corrected_Application_Data_Sheet.pdf	82952 37f03abeb5e8cca27c83f6f4f32564ac1936a975	no	1
Warnings:					
Information:					
3	Application Data Sheet	084546_000033USD1_Corrected_Application_Data_Sheet.pdf	1803385 498298e955128bf2d9e04f09b99f9736578cef74	no	9
Warnings:					
Information:					
This is not an USPTO supplied ADS fillable form					
4	Fee Worksheet (SB06)	fee-info.pdf	37957 34a492124e93d488e1519589e21e14835eaf6882	no	2
Warnings:					
Information:					
		Total Files Size (in bytes):	3135817		

This Acknowledgement Receipt evidences receipt on the noted date by the USPTO of the indicated documents, characterized by the applicant, and including page counts, where applicable. It serves as evidence of receipt similar to a Post Card, as described in MPEP 503.

New Applications Under 35 U.S.C. 111

If a new application is being filed and the application includes the necessary components for a filing date (see 37 CFR 1.53(b)-(d) and MPEP 506), a Filing Receipt (37 CFR 1.54) will be issued in due course and the date shown on this Acknowledgement Receipt will establish the filing date of the application.

National Stage of an International Application under 35 U.S.C. 371

If a timely submission to enter the national stage of an international application is compliant with the conditions of 35 U.S.C. 371 and other applicable requirements a Form PCT/DO/EO/903 indicating acceptance of the application as a national stage submission under 35 U.S.C. 371 will be issued in addition to the Filing Receipt, in due course.

New International Application Filed with the USPTO as a Receiving Office

If a new international application is being filed and the international application includes the necessary components for an international filing date (see PCT Article 11 and MPEP 1810), a Notification of the International Application Number and of the International Filing Date (Form PCT/RO/105) will be issued in due course, subject to prescriptions concerning national security, and the date shown on this Acknowledgement Receipt will establish the international filing date of the application.

PART B - FEE(S) TRANSMITTAL

Complete and send this form, together with applicable fee(s), by mail or fax, or via EFS-Web.

By mail, send to: Mail Stop ISSUE FEE
Commissioner for Patents
P.O. Box 1450
Alexandria, Virginia 22313-1450

By fax, send to: (571)-273-2885

INSTRUCTIONS: This form should be used for transmitting the ISSUE FEE and PUBLICATION FEE (if required). Blocks 1 through 5 should be completed where appropriate. All further correspondence including the Patent, advance orders and notification of maintenance fees will be mailed to the current correspondence address as indicated unless corrected below or directed otherwise in Block 1, by (a) specifying a new correspondence address; and/or (b) indicating a separate "FEE ADDRESS" for maintenance fee notifications.

CURRENT CORRESPONDENCE ADDRESS (Note: Use Block 1 for any change of address)

22204 7590 03/10/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

Note: A certificate of mailing can only be used for domestic mailings of the Fee(s) Transmittal. This certificate cannot be used for any other accompanying papers. Each additional paper, such as an assignment or formal drawing, must have its own certificate of mailing or transmission.

Certificate of Mailing or Transmission

I hereby certify that this Fee(s) Transmittal is being deposited with the United States Postal Service with sufficient postage for first class mail in an envelope addressed to the Mail Stop ISSUE FEE address above, or being transmitted to the USPTO via EFS-Web or by facsimile to (571) 273-2885, on the date below.

(Typed or printed name)
(Signature)
(Date)

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

TITLE OF INVENTION: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

APPLN. TYPE	ENTITY STATUS	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	UNDISCOUNTED	$1200	$0.00	$0.00	$1200	06/12/2023

EXAMINER	ART UNIT	CLASS-SUBCLASS
MOWLA, GOLAM	1721	136-243000

1. Change of correspondence address or indication of "Fee Address" (37 CFR 1.363).

☐ Change of correspondence address (or Change of Correspondence Address form PTO/AIA/122 or PTO/SB/122) attached.

☐ "Fee Address" indication (or "Fee Address" Indication form PTO/AIA/47 or PTO/SB/47; Rev 03-02 or more recent) attached. **Use of a Customer Number is required.**

2. For printing on the patent front page, list
(1) The names of up to 3 registered patent attorneys or agents OR, alternatively,
(2) The name of a single firm (having as a member a registered attorney or agent) and the names of up to 2 registered patent attorneys or agents. If no name is listed, no name will be printed.

1 NIXON PEABODY LLP
2 Jeffrey L. Costellia
3

3. ASSIGNEE NAME AND RESIDENCE DATA TO BE PRINTED ON THE PATENT (print or type)

PLEASE NOTE: Unless an assignee is identified below, no assignee data will appear on the patent. If an assignee is identified below, the document must have been previously recorded, or filed for recordation, as set forth in 37 CFR 3.11 and 37 CFR 3.81(a). Completion of this form is NOT a substitute for filing an assignment.

(A) NAME OF ASSIGNEE — (B) RESIDENCE: (CITY and STATE OR COUNTRY)

1. Shanghai Jinko Green Energy Enterprise Management Co., Ltd. — Shanghai, China
2. Zhejiang Jinko Solar Co., Ltd. — Haining, China

Please check the appropriate assignee category or categories (will not be printed on the patent) : ☐ Individual ☒ Corporation or other private group entity ☐ Government

4a. Fees submitted: ☒ Issue Fee ☐ Publication Fee (if required) ☐ Advance Order - # of Copies _____

4b. Method of Payment: *(Please first reapply any previously paid fee shown above)*

☒ Electronic Payment via EFS-Web ☐ Enclosed check ☐ Non-electronic payment by credit card (Attach form PTO-2038)

☒ The Director is hereby authorized to charge the required fee(s), any deficiency, or credit any overpayment to Deposit Account No. 50-4181

5. **Change in Entity Status** (from status indicated above)

☐ Applicant certifying micro entity status. See 37 CFR 1.29

☐ Applicant asserting small entity status. See 37 CFR 1.27

☐ Applicant changing to regular undiscounted fee status.

NOTE: Absent a valid certification of Micro Entity Status (see forms PTO/SB/15A and 15B), issue fee payment in the micro entity amount will not be accepted at the risk of application abandonment.
NOTE: If the application was previously under micro entity status, checking this box will be taken to be a notification of loss of entitlement to micro entity status.
NOTE: Checking this box will be taken to be a notification of loss of entitlement to small or micro entity status, as applicable.

NOTE: This form must be signed in accordance with 37 CFR 1.31 and 1.33. See 37 CFR 1.4 for signature requirements and certifications.

Authorized Signature /Jeffrey L. Costellia, Reg.#35483/ Date April 11, 2023

Typed or printed name Jeffrey L. Costellia Registration No. 35,483

SEG Solar, EX1018, Page 421

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NUMBER	FILING or 371(c) DATE	GRP ART UNIT	FIL FEE REC'D	ATTY.DOCKET.NO	TOT CLAIMS	IND CLAIMS
17/964,190	10/12/2022	1721	1820	084546-000033USD1	20	2

CONFIRMATION NO. 7994

CORRECTED FILING RECEIPT

22204
NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

OC000000137717233

Date Mailed: 04/07/2023

Receipt is acknowledged of this non-provisional utility patent application. The application will be taken up for examination in due course. Applicant will be notified as to the results of the examination. Any correspondence concerning the application must include the following identification information: the U.S. APPLICATION NUMBER, FILING DATE, NAME OF FIRST INVENTOR, and TITLE OF INVENTION. Fees transmitted by check or draft are subject to collection.

Please verify the accuracy of the data presented on this receipt. If an error is noted on this Filing Receipt, please submit a written request for a corrected Filing Receipt, including a properly marked-up ADS showing the changes with strike-through for deletions and underlining for additions. If you received a "Notice to File Missing Parts" or other Notice requiring a response for this application, please submit any request for correction to this Filing Receipt with your reply to the Notice. When the USPTO processes the reply to the Notice, the USPTO will generate another Filing Receipt incorporating the requested corrections provided that the request is grantable.

Inventor(s)

Kun YU, Haining, CN;
Changming LIU, Haining, CN;
Xinyu ZHANG, Haining, CN;

Applicant(s)

SHANGHAI JINKO GREEN ENERGY ENTERPRISE MANAGEMENT CO., LTD., Minhang District, CHINA;
ZHEJIANG JINKO SOLAR CO., LTD., Haining, CHINA;

Power of Attorney: The patent practitioners associated with Customer Number 22204

Domestic Priority data as claimed by applicant

This application is a DIV of 17/459,689 08/27/2021 PAT 11581454

Foreign Applications (You may be eligible to benefit from the **Patent Prosecution Highway** program at the USPTO. Please see http://www.uspto.gov for more information.)
CHINA 202110895225.8 08/04/2021 Access Code Provided

Permission to Access Application via Priority Document Exchange: Yes

Permission to Access Search Results: Yes

Applicant may provide or rescind an authorization for access using Form PTO/SB/39 or Form PTO/SB/69 as appropriate.

If Required, Foreign Filing License Granted: 10/24/2022

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is **US 17/964,190**

Projected Publication Date: Not Applicable

Non-Publication Request: No

Early Publication Request: No

Title

SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

Preliminary Class

136

Statement under 37 CFR 1.55 or 1.78 for AIA (First Inventor to File) Transition Applications: No

PROTECTING YOUR INVENTION OUTSIDE THE UNITED STATES

Since the rights granted by a U.S. patent extend only throughout the territory of the United States and have no effect in a foreign country, an inventor who wishes patent protection in another country must apply for a patent in a specific country or in regional patent offices. Applicants may wish to consider the filing of an international application under the Patent Cooperation Treaty (PCT). An international (PCT) application generally has the same effect as a regular national patent application in each PCT-member country. The PCT process **simplifies** the filing of patent applications on the same invention in member countries, but **does not result** in a grant of "an international patent" and does not eliminate the need of applicants to file additional documents and fees in countries where patent protection is desired.

Almost every country has its own patent law, and a person desiring a patent in a particular country must make an application for patent in that country in accordance with its particular laws. Since the laws of many countries differ in various respects from the patent law of the United States, applicants are advised to seek guidance from specific foreign countries to ensure that patent rights are not lost prematurely.

Applicants also are advised that in the case of inventions made in the United States, the Director of the USPTO must issue a license before applicants can apply for a patent in a foreign country. The filing of a U.S. patent application serves as a request for a foreign filing license. The application's filing receipt contains further information and guidance as to the status of applicant's license for foreign filing.

Applicants may wish to consult the USPTO booklet, "General Information Concerning Patents" (specifically, the section entitled "Treaties and Foreign Patents") for more information on timeframes and deadlines for filing foreign patent applications. The guide is available either by contacting the USPTO Contact Center at 800-786-9199, or it can be viewed on the USPTO website at http://www.uspto.gov/web/offices/pac/doc/general/index.html.

For information on preventing theft of your intellectual property (patents, trademarks and copyrights), you may wish to consult the U.S. Government website, http://www.stopfakes.gov. Part of a Department of Commerce initiative, this website includes self-help "toolkits" giving innovators guidance on how to protect intellectual property in specific

countries such as China, Korea and Mexico. For questions regarding patent enforcement issues, applicants may call the U.S. Government hotline at 1-866-999-HALT (1-866-999-4258).

LICENSE FOR FOREIGN FILING UNDER

Title 35, United States Code, Section 184

Title 37, Code of Federal Regulations, 5.11 & 5.15

GRANTED

The applicant has been granted a license under 35 U.S.C. 184, if the phrase "IF REQUIRED, FOREIGN FILING LICENSE GRANTED" followed by a date appears on this form. Such licenses are issued in all applications where the conditions for issuance of a license have been met, regardless of whether or not a license may be required as set forth in 37 CFR 5.15. The scope and limitations of this license are set forth in 37 CFR 5.15(a) unless an earlier license has been issued under 37 CFR 5.15(b). The license is subject to revocation upon written notification. The date indicated is the effective date of the license, unless an earlier license of similar scope has been granted under 37 CFR 5.13 or 5.14.

This license is to be retained by the licensee and may be used at any time on or after the effective date thereof unless it is revoked. This license is automatically transferred to any related applications(s) filed under 37 CFR 1.53(d). This license is not retroactive.

The grant of a license does not in any way lessen the responsibility of a licensee for the security of the subject matter as imposed by any Government contract or the provisions of existing laws relating to espionage and the national security or the export of technical data. Licensees should apprise themselves of current regulations especially with respect to certain countries, of other agencies, particularly the Office of Defense Trade Controls, Department of State (with respect to Arms, Munitions and Implements of War (22 CFR 121-128)); the Bureau of Industry and Security, Department of Commerce (15 CFR parts 730-774); the Office of Foreign AssetsControl, Department of Treasury (31 CFR Parts 500+) and the Department of Energy.

NOT GRANTED

No license under 35 U.S.C. 184 has been granted at this time, if the phrase "IF REQUIRED, FOREIGN FILING LICENSE GRANTED" DOES NOT appear on this form. Applicant may still petition for a license under 37 CFR 5.12, if a license is desired before the expiration of 6 months from the filing date of the application. If 6 months has lapsed from the filing date of this application and the licensee has not received any indication of a secrecy order under 35 U.S.C. 181, the licensee may foreign file the application pursuant to 37 CFR 5.15(b).

SelectUSA

The United States represents the largest, most dynamic marketplace in the world and is an unparalleled location for business investment, innovation, and commercialization of new technologies. The U.S. offers tremendous resources and advantages for those who invest and manufacture goods here. Through SelectUSA, our nation works to promote and facilitate business investment. SelectUSA provides information assistance to the international investor community; serves as an ombudsman for existing and potential investors; advocates on behalf of U.S. cities, states, and regions competing for global investment; and counsels U.S. economic development organizations on investment attraction best practices. To learn more about why the United States is the best country in the world to develop

technology, manufacture products, deliver services, and grow your business, visit http://www.SelectUSA.gov or call +1-202-482-6800.

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

22204 7590 04/04/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

EXAMINER	
MOWLA, GOLAM	

ART UNIT	PAPER NUMBER
1721	

NOTIFICATION DATE	DELIVERY MODE
04/04/2023	ELECTRONIC

Please find below and/or attached an Office communication concerning this application or proceeding.

The time period for reply, if any, is set in the attached communication.

Notice of the Office communication was sent electronically on above-indicated "Notification Date" to the following e-mail address(es):

ipairlink@nixonpeabody.com
nppatent@nixonpeabody.com

Corrected ***Notice of Allowability***	**Application No.** 17/964,190	**Applicant(s)** YU et al.	
	Examiner GOLAM MOWLA	**Art Unit** 1721	**AIA (FITF) Status** Yes

-- The MAILING DATE of this communication appears on the cover sheet with the correspondence address--

All claims being allowable, PROSECUTION ON THE MERITS IS (OR REMAINS) CLOSED in this application. If not included herewith (or previously mailed), a Notice of Allowance (PTOL-85) or other appropriate communication will be mailed in due course. **THIS NOTICE OF ALLOWABILITY IS NOT A GRANT OF PATENT RIGHTS.** This application is subject to withdrawal from issue at the initiative of the Office or upon petition by the applicant. See 37 CFR 1.313 and MPEP 1308.

1. ☑ This communication is responsive to 10/26/2022.
   ☐ A declaration(s)/affidavit(s) under **37 CFR 1.130(b)** was/were filed on _____.

2. ☐ An election was made by the applicant in response to a restriction requirement set forth during the interview on _____; the restriction requirement and election have been incorporated into this action.

3. ☑ The allowed claim(s) is/are See Continuation Sheet . As a result of the allowed claim(s), you may be eligible to benefit from the **Patent Prosecution Highway** program at a participating intellectual property office for the corresponding application. For more information, please see **http://www.uspto.gov/patents/init_events/pph/index.jsp** or send an inquiry to **PPHfeedback@uspto.gov.**

4. ☐ Acknowledgment is made of a claim for foreign priority under 35 U.S.C. § 119(a)-(d) or (f).

   Certified copies:

   a) ☐ All b) ☐ Some* c) ☐ None of the:

   1. ☐ Certified copies of the priority documents have been received.
   2. ☐ Certified copies of the priority documents have been received in Application No. _____ .
   3. ☐ Copies of the certified copies of the priority documents have been received in this national stage application from the International Bureau (PCT Rule 17.2(a)).

   * Certified copies not received: _____ .

Applicant has THREE MONTHS FROM THE "MAILING DATE" of this communication to file a reply complying with the requirements noted below. Failure to timely comply will result in ABANDONMENT of this application.
THIS THREE-MONTH PERIOD IS NOT EXTENDABLE.

5. ☐ CORRECTED DRAWINGS (as "replacement sheets") must be submitted.
   ☐ including changes required by the attached Examiner's Amendment / Comment or in the Office action of Paper No./Mail Date _____ .

   Identifying indicia such as the application number (see 37 CFR 1.84(c)) should be written on the drawings in the front (not the back) of each sheet. Replacement sheet(s) should be labeled as such in the header according to 37 CFR 1.121(d).

6. ☐ DEPOSIT OF and/or INFORMATION about the deposit of BIOLOGICAL MATERIAL must be submitted. Note the attached Examiner's comment regarding REQUIREMENT FOR THE DEPOSIT OF BIOLOGICAL MATERIAL.

Attachment(s)

1. ☐ Notice of References Cited (PTO-892)
2. ☐ Information Disclosure Statements (PTO/SB/08), Paper No./Mail Date _____.
3. ☐ Examiner's Comment Regarding Requirement for Deposit of Biological Material _____.
4. ☐ Interview Summary (PTO-413), Paper No./Mail Date. _____.
5. ☐ Examiner's Amendment/Comment
6. ☑ Examiner's Statement of Reasons for Allowance
7. ☐ Other _____.

/GOLAM MOWLA/
Primary Examiner, Art Unit 1721

Continuation of 3. The allowed claim(s) is/are: 1-7,9,11-12,14,18 and 20-27

DETAILED ACTION

Remarks

The NOA mailed on 03/10/2023 inadvertently indicates canceled claim 10 as allowed claim. This error has been corrected in the attached NOA.

Notice of Pre-AIA or AIA Status

The present application, filed on or after March 16, 2013, is being examined under the first inventor to file provisions of the AIA.

Reasons for Allowance

The following is an examiner's statement of reasons for allowance: WO 2016/129481 A1 to Sakai et al. is the closest prior art. Sakai discloses an optoelectric transducer 10 which functions as a solar cell (refer to paragraph [0025]-[0112], [0224], and Fig.1 A-5), consist of a n type single crystal silicon substrate, and (refer to paragraph [0028]) with the semiconductor substrate 1 which has texture structure on a rear face, consist of silicon nitride and (refer to paragraph [0029] and [0039]) with the antireflection layer 2 of the aforementioned semiconductor substrate 1 which is placed in front, and placed between the aforementioned antireflection layer 2 and a light receiving surface, and (refer to paragraph [0039]) with the amorphous semiconductor layer which improves the passivation nature of a light receiving surface, it consists of an oxide of silicon and is placed on the aforementioned texture structure in the rear face of the aforementioned semiconductor substrate 1, (Refer to paragraph [0030] and [0041]-[0042]) with the passivation film 3 which has the film thickness which can tunnel a

carrier, (Refer to paragraph [0031] and [0043]) with the n type amorphous semiconductor layer 4 which is placed at the surface of the aforementioned passivation film 3, it is placed at the surface of the aforementioned n type amorphous semiconductor layer 4, and the protective film 8 which has the passivation nature to the aforementioned n type amorphous semiconductor layer 4, and the aforementioned optoelectric transducer 10 including (paragraph [0038] and refer to [0078]) are described. The textured structure is pyramid form and truncated four-sided pyramidical rugged structure and an actual texture is shown in Fig. 2 about the aforementioned texture structure at paragraph [0045]-[0047] of Sakai, which shows multiple unevenness with sizes or various form is formed. Sakai further discloses that in paragraph [0028] that the size of a texture is less than 15 micrometers.

However, Sakai does not clearly show among the overlapping unevenness about the distance of the top face of an outermost protruding part, and the top face of the protruding part which adjoins it.

Any comments considered necessary by applicant must be submitted no later than the payment of the issue fee and, to avoid processing delays, should preferably accompany the issue fee. Such submissions should be clearly labeled "Comments on Statement of Reasons for Allowance."

Correspondence/Contact Information

Any inquiry concerning this communication or earlier communications from the examiner should be directed to GOLAM MOWLA whose telephone number is (571)270-5268. The examiner can normally be reached on M-Th, 7am - 4pm.

Examiner interviews are available via telephone, in-person, and video conferencing using a USPTO supplied web-based collaboration tool. To schedule an interview, applicant is encouraged to use the USPTO Automated Interview Request (AIR) at http://www.uspto.gov/interviewpractice.

If attempts to reach the examiner by telephone are unsuccessful, the examiner's supervisor, Allison Bourke can be reached on 303-297-4684. The fax phone number for the organization where this application or proceeding is assigned is 571-273-8300.

Information regarding the status of an application may be obtained from the Patent Application Information Retrieval (PAIR) system. Status information for published applications may be obtained from either Private PAIR or Public PAIR. Status information for unpublished applications is available through Private PAIR only. For more information about the PAIR system, see https://ppair-my.uspto.gov/pair/PrivatePair. Should you have questions on access to the Private PAIR system, contact the Electronic Business Center (EBC) at 866-217-9197 (toll-free). If you would like assistance from a USPTO Customer Service Representative or access to the automated information system, call 800-786-9199 (IN USA OR CANADA) or 571-272-1000.

/GOLAM MOWLA/
Primary Examiner, Art Unit 1721

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	**Art Unit**
	GOLAM MOWLA	1721

CPC						
Symbol					**Type**	**Version**
H01L	/	31	/	1868	F	2013-01-01
H01L	/	31	/	02366	I	2013-01-01
H01L	/	31	/	03685	I	2013-01-01
H01L	/	31	/	068	I	2013-01-01
H01L	/	31	/	1824	I	2013-01-01

CPC Combination Sets							
Symbol					**Type**	**Set**	**Ranking**	**Version**
	/		/					

NONE		Total Claims Allowed:	
(Assistant Examiner)	(Date)	20	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	31 March 2023	O.G. Print Claim(s)	O.G. Print Figure
(Primary Examiner)	(Date)	Claim 1	Fig. 1

U.S. Patent and Trademark Office — Part of Paper No.: 20230331

SEG Solar, EX1018, Page 432

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

INTERNATIONAL CLASSIFICATION				
CLAIMED				
H01L31/0236	/	31	/	0236
H01L31/0368	/	31	/	0368
H01L31/068	/	31	/	068

NON-CLAIMED				
	/		/	

US ORIGINAL CLASSIFICATION	
CLASS	SUBCLASS

CROSS REFERENCES(S)						
CLASS	SUBCLASS (ONE SUBCLASS PER BLOCK)					

NONE		Total Claims Allowed:	
(Assistant Examiner)	(Date)	20	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	31 March 2023	O.G. Print Claim(s)	O.G. Print Figure
(Primary Examiner)	(Date)	Claim 1	Fig. 1

U.S. Patent and Trademark Office — Part of Paper No.: 20230331

SEG Solar, EX1018, Page 433

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

☐ Claims renumbered in the same order as presented by applicant ☐ CPA ☑ T.D. ☐ R.1.47

CLAIMS

Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original
1	1		10		19										
2	2	9	11	13	20										
3	3	10	12	14	21										
4	4		13	15	22										
5	5	11	14	16	23										
6	6		15	17	24										
7	7		16	18	25										
	8		17	19	26										
8	9	12	18	20	27										

NONE		Total Claims Allowed:	
(Assistant Examiner)	(Date)	20	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	31 March 2023	O.G. Print Claim(s)	O.G. Print Figure
(Primary Examiner)	(Date)	Claim 1	Fig. 1

U.S. Patent and Trademark Office

Part of Paper No.: 20230331

SEG Solar, EX1018, Page 434

Search Notes	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

CPC - Searched*		
Symbol	**Date**	**Examiner**
H01L31/02366,03685,068,1824,1868.cpc.	12/15/2022	gm
H01L31/02366,03685,068,1824,1868.cpc.	03/06/2023	gm
H01L31/02366,03685,068,1824,1868.cpc.	03/31/2023	gm

CPC Combination Sets - Searched*		
Symbol	**Date**	**Examiner**

US Classification - Searched*			
Class	**Subclass**	**Date**	**Examiner**

* See search history printout included with this form or the SEARCH NOTES box below to determine the scope of the search.

Search Notes		
Search Notes	**Date**	**Examiner**
PE2E Search - CPC with keywords	12/15/2022	gm
Inventor and Assignee Search - PALM and PE2E	12/15/2022	gm
PE2E Search - CPC with keywords	03/06/2023	gm
PE2E Search - CPC with keywords	03/31/2023	gm

/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	

Search Notes	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

Interference Search			
US Class/CPC Symbol	US Subclass/CPC Group	Date	Examiner
	H01L 31/02366,03685,068,1824,1868	03/06/2023	gm
	H01L 31/02366,03685,068,1824,1868	03/31/2023	gm

/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	

PE2E SEARCH - Search History (Prior Art)

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	British Equivalents	Time Stamp
L37	293727	(semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature)	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/03/31 08:49 AM
L39	8178	H01L31/02366,03685,068,1824,1868.cpc. AND L37	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/03/31 08:49 AM
L40	325	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square)	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/03/31 08:49 AM

PE2E SEARCH - Search History (Interference)

Ref #	Hits	Search Query	DBs	Default	Plurals	British	Time Stamp

				Operator		Equivalents	
N13	46645	(semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N14	46	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N15	42314	N1 NOT pyramid$6	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N16	3050	N3 AND (structure micro$1structure nano$1structure) WITH overlap$4	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N17	2933	N4 AND (distance width wide gap)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N18	240	N5 AND tunnel$4 near2 (film layer)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N19	46645	(semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N20	46	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N21	42314	N1 NOT pyramid$6	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N22	3050	N3 AND (structure micro$1structure	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM

		nano$1structure) WITH overlap$4					
N23	2933	N4 AND (distance width wide gap)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM
N24	240	N5 AND tunnel$4 near2 (film layer)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/31 08:50 AM

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

NOTICE OF ALLOWANCE AND FEE(S) DUE

22204 7590 03/10/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

EXAMINER
MOWLA, GOLAM

ART UNIT	PAPER NUMBER
1721	

DATE MAILED: 03/10/2023

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

TITLE OF INVENTION: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

APPLN. TYPE	ENTITY STATUS	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	UNDISCOUNTED	$1200	$0.00	$0.00	$1200	06/12/2023

THE APPLICATION IDENTIFIED ABOVE HAS BEEN EXAMINED AND IS ALLOWED FOR ISSUANCE AS A PATENT. PROSECUTION ON THE MERITS IS CLOSED. THIS NOTICE OF ALLOWANCE IS NOT A GRANT OF PATENT RIGHTS. THIS APPLICATION IS SUBJECT TO WITHDRAWAL FROM ISSUE AT THE INITIATIVE OF THE OFFICE OR UPON PETITION BY THE APPLICANT. SEE 37 CFR 1.313 AND MPEP 1308.

THE ISSUE FEE AND PUBLICATION FEE (IF REQUIRED) MUST BE PAID WITHIN THREE MONTHS FROM THE MAILING DATE OF THIS NOTICE OR THIS APPLICATION SHALL BE REGARDED AS ABANDONED. THIS STATUTORY PERIOD CANNOT BE EXTENDED. SEE 35 U.S.C. 151. THE ISSUE FEE DUE INDICATED ABOVE DOES NOT REFLECT A CREDIT FOR ANY PREVIOUSLY PAID ISSUE FEE IN THIS APPLICATION. IF AN ISSUE FEE HAS PREVIOUSLY BEEN PAID IN THIS APPLICATION (AS SHOWN ABOVE), THE RETURN OF PART B OF THIS FORM WILL BE CONSIDERED A REQUEST TO REAPPLY THE PREVIOUSLY PAID ISSUE FEE TOWARD THE ISSUE FEE NOW DUE.

HOW TO REPLY TO THIS NOTICE:

I. Review the ENTITY STATUS shown above. If the ENTITY STATUS is shown as SMALL or MICRO, verify whether entitlement to that entity status still applies.

If the ENTITY STATUS is the same as shown above, pay the TOTAL FEE(S) DUE shown above.

If the ENTITY STATUS is changed from that shown above, on PART B - FEE(S) TRANSMITTAL, complete section number 5 titled "Change in Entity Status (from status indicated above)".

For purposes of this notice, small entity fees are 40% the amount of undiscounted fees, and micro entity fees are 20% the amount of undiscounted fees.

II. PART B - FEE(S) TRANSMITTAL, or its equivalent, must be completed and returned to the United States Patent and Trademark Office (USPTO) with your ISSUE FEE and PUBLICATION FEE (if required). If you are charging the fee(s) to your deposit account, section "4b" of Part B - Fee(s) Transmittal should be completed. If an equivalent of Part B is filed, a request to reapply a previously paid issue fee must be clearly made, and delays in processing may occur due to the difficulty in recognizing the paper as an equivalent of Part B.

III. All communications regarding this application must give the application number. Please direct all communications prior to issuance to Mail Stop ISSUE FEE unless advised to the contrary.

IMPORTANT REMINDER: Maintenance fees are due in utility patents issuing on applications filed on or after Dec. 12, 1980. It is patentee's responsibility to ensure timely payment of maintenance fees when due. More information is available at www.uspto.gov/PatentMaintenanceFees.

SEG Solar, EX1018, Page 440

PART B - FEE(S) TRANSMITTAL

Complete and send this form, together with applicable fee(s), by mail or fax, or via EFS-Web.

By mail, send to: Mail Stop ISSUE FEE
Commissioner for Patents
P.O. Box 1450
Alexandria, Virginia 22313-1450

By fax, send to: (571)-273-2885

INSTRUCTIONS: This form should be used for transmitting the ISSUE FEE and PUBLICATION FEE (if required). Blocks 1 through 5 should be completed where appropriate. All further correspondence including the Patent, advance orders and notification of maintenance fees will be mailed to the current correspondence address as indicated unless corrected below or directed otherwise in Block 1, by (a) specifying a new correspondence address; and/or (b) indicating a separate "FEE ADDRESS" for maintenance fee notifications.

CURRENT CORRESPONDENCE ADDRESS (Note: Use Block 1 for any change of address)

22204 7590 03/10/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

Note: A certificate of mailing can only be used for domestic mailings of the Fee(s) Transmittal. This certificate cannot be used for any other accompanying papers. Each additional paper, such as an assignment or formal drawing, must have its own certificate of mailing or transmission.

Certificate of Mailing or Transmission

I hereby certify that this Fee(s) Transmittal is being deposited with the United States Postal Service with sufficient postage for first class mail in an envelope addressed to the Mail Stop ISSUE FEE address above, or being transmitted to the USPTO via EFS-Web or by facsimile to (571) 273-2885, on the date below.

(Typed or printed name)
(Signature)
(Date)

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

TITLE OF INVENTION: SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE

APPLN. TYPE	ENTITY STATUS	ISSUE FEE DUE	PUBLICATION FEE DUE	PREV. PAID ISSUE FEE	TOTAL FEE(S) DUE	DATE DUE
nonprovisional	UNDISCOUNTED	$1200	$0.00	$0.00	$1200	06/12/2023

EXAMINER	ART UNIT	CLASS-SUBCLASS
MOWLA, GOLAM	1721	136-243000

1. Change of correspondence address or indication of "Fee Address" (37 CFR 1.363).

❑ Change of correspondence address (or Change of Correspondence Address form PTO/AIA/122 or PTO/SB/122) attached.

❑ "Fee Address" indication (or "Fee Address" Indication form PTO/AIA/47 or PTO/SB/47; Rev 03-02 or more recent) attached. **Use of a Customer Number is required.**

2. For printing on the patent front page, list
(1) The names of up to 3 registered patent attorneys or agents OR, alternatively,
(2) The name of a single firm (having as a member a registered attorney or agent) and the names of up to 2 registered patent attorneys or agents. If no name is listed, no name will be printed.

1_____
2_____
3_____

3. ASSIGNEE NAME AND RESIDENCE DATA TO BE PRINTED ON THE PATENT (print or type)

PLEASE NOTE: Unless an assignee is identified below, no assignee data will appear on the patent. If an assignee is identified below, the document must have been previously recorded, or filed for recordation, as set forth in 37 CFR 3.11 and 37 CFR 3.81(a). Completion of this form is NOT a substitute for filing an assignment.

(A) NAME OF ASSIGNEE (B) RESIDENCE: (CITY and STATE OR COUNTRY)

Please check the appropriate assignee category or categories (will not be printed on the patent) : ❑ Individual ❑ Corporation or other private group entity ❑ Government

4a. Fees submitted: ❑Issue Fee ❑Publication Fee (if required) ❑Advance Order - # of Copies _____

4b. Method of Payment: *(Please first reapply any previously paid fee shown above)*

❑ Electronic Payment via EFS-Web ❑ Enclosed check ❑ Non-electronic payment by credit card (Attach form PTO-2038)

❑ The Director is hereby authorized to charge the required fee(s), any deficiency, or credit any overpayment to Deposit Account No. _____

5. **Change in Entity Status** (from status indicated above)

❑ Applicant certifying micro entity status. See 37 CFR 1.29

❑ Applicant asserting small entity status. See 37 CFR 1.27

❑ Applicant changing to regular undiscounted fee status.

NOTE: Absent a valid certification of Micro Entity Status (see forms PTO/SB/15A and 15B), issue fee payment in the micro entity amount will not be accepted at the risk of application abandonment.
NOTE: If the application was previously under micro entity status, checking this box will be taken to be a notification of loss of entitlement to micro entity status.
NOTE: Checking this box will be taken to be a notification of loss of entitlement to small or micro entity status, as applicable.

NOTE: This form must be signed in accordance with 37 CFR 1.31 and 1.33. See 37 CFR 1.4 for signature requirements and certifications.

Authorized Signature _____ Date _____

Typed or printed name _____ Registration No. _____

SEG Solar, EX1018, Page 441

UNITED STATES PATENT AND TRADEMARK OFFICE

UNITED STATES DEPARTMENT OF COMMERCE
United States Patent and Trademark Office
Address: COMMISSIONER FOR PATENTS
P.O. Box 1450
Alexandria, Virginia 22313-1450
www.uspto.gov

APPLICATION NO.	FILING DATE	FIRST NAMED INVENTOR	ATTORNEY DOCKET NO.	CONFIRMATION NO.
17/964,190	10/12/2022	Kun YU	084546-000033USD1	7994

22204 7590 03/10/2023

NIXON PEABODY, LLP
799 Ninth Street, NW
SUITE 500
WASHINGTON, DC 20001

EXAMINER	
MOWLA, GOLAM	
ART UNIT	PAPER NUMBER
1721	

DATE MAILED: 03/10/2023

Determination of Patent Term Adjustment under 35 U.S.C. 154 (b)
(Applications filed on or after May 29, 2000)

The Office has discontinued providing a Patent Term Adjustment (PTA) calculation with the Notice of Allowance.

Section 1(h)(2) of the AIA Technical Corrections Act amended 35 U.S.C. 154(b)(3)(B)(i) to eliminate the requirement that the Office provide a patent term adjustment determination with the notice of allowance. See Revisions to Patent Term Adjustment, 78 Fed. Reg. 19416, 19417 (Apr. 1, 2013). Therefore, the Office is no longer providing an initial patent term adjustment determination with the notice of allowance. The Office will continue to provide a patent term adjustment determination with the Issue Notification Letter that is mailed to applicant approximately three weeks prior to the issue date of the patent, and will include the patent term adjustment on the patent. Any request for reconsideration of the patent term adjustment determination (or reinstatement of patent term adjustment) should follow the process outlined in 37 CFR 1.705.

Any questions regarding the Patent Term Extension or Adjustment determination should be directed to the Office of Patent Legal Administration at (571)-272-7702. Questions relating to issue and publication fee payments should be directed to the Customer Service Center of the Office of Patent Publication at 1-(888)-786-0101 or (571)-272-4200.

SEG Solar, EX1018, Page 442

OMB Clearance and PRA Burden Statement for PTOL-85 Part B

The Paperwork Reduction Act (PRA) of 1995 requires Federal agencies to obtain Office of Management and Budget approval before requesting most types of information from the public. When OMB approves an agency request to collect information from the public, OMB (i) provides a valid OMB Control Number and expiration date for the agency to display on the instrument that will be used to collect the information and (ii) requires the agency to inform the public about the OMB Control Number's legal significance in accordance with 5 CFR 1320.5(b).

The information collected by PTOL-85 Part B is required by 37 CFR 1.311. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 30 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, Virginia 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, Virginia 22313-1450. Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Privacy Act Statement

The Privacy Act of 1974 (P.L. 93-579) requires that you be given certain information in connection with your submission of the attached form related to a patent application or patent. Accordingly, pursuant to the requirements of the Act, please be advised that: (1) the general authority for the collection of this information is 35 U.S.C. 2(b)(2); (2) furnishing of the information solicited is voluntary; and (3) the principal purpose for which the information is used by the U.S. Patent and Trademark Office is to process and/or examine your submission related to a patent application or patent. If you do not furnish the requested information, the U.S. Patent and Trademark Office may not be able to process and/or examine your submission, which may result in termination of proceedings or abandonment of the application or expiration of the patent.

The information provided by you in this form will be subject to the following routine uses:

1. The information on this form will be treated confidentially to the extent allowed under the Freedom of Information Act (5 U.S.C. 552) and the Privacy Act (5 U.S.C 552a). Records from this system of records may be disclosed to the Department of Justice to determine whether disclosure of these records is required by the Freedom of Information Act.
2. A record from this system of records may be disclosed, as a routine use, in the course of presenting evidence to a court, magistrate, or administrative tribunal, including disclosures to opposing counsel in the course of settlement negotiations.
3. A record in this system of records may be disclosed, as a routine use, to a Member of Congress submitting a request involving an individual, to whom the record pertains, when the individual has requested assistance from the Member with respect to the subject matter of the record.
4. A record in this system of records may be disclosed, as a routine use, to a contractor of the Agency having need for the information in order to perform a contract. Recipients of information shall be required to comply with the requirements of the Privacy Act of 1974, as amended, pursuant to 5 U.S.C. 552a(m).
5. A record related to an International Application filed under the Patent Cooperation Treaty in this system of records may be disclosed, as a routine use, to the International Bureau of the World Intellectual Property Organization, pursuant to the Patent Cooperation Treaty.
6. A record in this system of records may be disclosed, as a routine use, to another federal agency for purposes of National Security review (35 U.S.C. 181) and for review pursuant to the Atomic Energy Act (42 U.S.C. 218(c)).
7. A record from this system of records may be disclosed, as a routine use, to the Administrator, General Services, or his/her designee, during an inspection of records conducted by GSA as part of that agency's responsibility to recommend improvements in records management practices and programs, under authority of 44 U.S.C. 2904 and 2906. Such disclosure shall be made in accordance with the GSA regulations governing inspection of records for this purpose, and any other relevant (i.e., GSA or Commerce) directive. Such disclosure shall not be used to make determinations about individuals.
8. A record from this system of records may be disclosed, as a routine use, to the public after either publication of the application pursuant to 35 U.S.C. 122(b) or issuance of a patent pursuant to 35 U.S.C. 151. Further, a record may be disclosed, subject to the limitations of 37 CFR 1.14, as a routine use, to the public if the record was filed in an application which became abandoned or in which the proceedings were terminated and which application is referenced by either a published application, an application open to public inspection or an issued patent.
9. A record from this system of records may be disclosed, as a routine use, to a Federal, State, or local law enforcement agency, if the USPTO becomes aware of a violation or potential violation of law or regulation.

Notice of Allowability	Application No. 17/964,190	Applicant(s) YU et al.	
	Examiner GOLAM MOWLA	Art Unit 1721	AIA (FITF) Status Yes

-- The MAILING DATE of this communication appears on the cover sheet with the correspondence address--

All claims being allowable, PROSECUTION ON THE MERITS IS (OR REMAINS) CLOSED in this application. If not included herewith (or previously mailed), a Notice of Allowance (PTOL-85) or other appropriate communication will be mailed in due course. **THIS NOTICE OF ALLOWABILITY IS NOT A GRANT OF PATENT RIGHTS.** This application is subject to withdrawal from issue at the initiative of the Office or upon petition by the applicant. See 37 CFR 1.313 and MPEP 1308.

1. ☑ This communication is responsive to 03/03/2023.
   ☐ A declaration(s)/affidavit(s) under **37 CFR 1.130(b)** was/were filed on _____.

2. ☐ An election was made by the applicant in response to a restriction requirement set forth during the interview on _____; the restriction requirement and election have been incorporated into this action.

3. ☑ The allowed claim(s) is/are See Continuation Sheet . As a result of the allowed claim(s), you may be eligible to benefit from the **Patent Prosecution Highway** program at a participating intellectual property office for the corresponding application. For more information, please see **http://www.uspto.gov/patents/init_events/pph/index.jsp** or send an inquiry to **PPHfeedback@uspto.gov.**

4. ☐ Acknowledgment is made of a claim for foreign priority under 35 U.S.C. § 119(a)-(d) or (f).

   Certified copies:

   a) ☐ All b) ☐ Some* c) ☐ None of the:

   1. ☐ Certified copies of the priority documents have been received.
   2. ☐ Certified copies of the priority documents have been received in Application No. _____ .
   3. ☐ Copies of the certified copies of the priority documents have been received in this national stage application from the International Bureau (PCT Rule 17.2(a)).

   * Certified copies not received: _____ .

Applicant has THREE MONTHS FROM THE "MAILING DATE" of this communication to file a reply complying with the requirements noted below. Failure to timely comply will result in ABANDONMENT of this application.
THIS THREE-MONTH PERIOD IS NOT EXTENDABLE.

5. ☐ CORRECTED DRAWINGS (as "replacement sheets") must be submitted.
   ☐ including changes required by the attached Examiner's Amendment / Comment or in the Office action of Paper No./Mail Date _____ .

   Identifying indicia such as the application number (see 37 CFR 1.84(c)) should be written on the drawings in the front (not the back) of each sheet. Replacement sheet(s) should be labeled as such in the header according to 37 CFR 1.121(d).

6. ☐ DEPOSIT OF and/or INFORMATION about the deposit of BIOLOGICAL MATERIAL must be submitted. Note the attached Examiner's comment regarding REQUIREMENT FOR THE DEPOSIT OF BIOLOGICAL MATERIAL.

Attachment(s)

1. ☐ Notice of References Cited (PTO-892)
2. ☑ Information Disclosure Statements (PTO/SB/08), Paper No./Mail Date 03/03/2023.
3. ☐ Examiner's Comment Regarding Requirement for Deposit of Biological Material _____.
4. ☐ Interview Summary (PTO-413), Paper No./Mail Date. _____.
5. ☐ Examiner's Amendment/Comment
6. ☑ Examiner's Statement of Reasons for Allowance
7. ☐ Other _____.

/GOLAM MOWLA/
Primary Examiner, Art Unit 1721

Continuation of 3. The allowed claim(s) is/are: 1-7,9-12,14,18 and 20-27

DETAILED ACTION

Notice of Pre-AIA or AIA Status

The present application, filed on or after March 16, 2013, is being examined under the first inventor to file provisions of the AIA.

Reasons for Allowance

The following is an examiner's statement of reasons for allowance: WO 2016/129481 A1 to Sakai et al. is the closest prior art. Sakai discloses an optoelectric transducer 10 which functions as a solar cell (refer to paragraph [0025]-[0112], [0224], and Fig.1 A-5), consist of a n type single crystal silicon substrate, and (refer to paragraph [0028]) with the semiconductor substrate 1 which has texture structure on a rear face, consist of silicon nitride and (refer to paragraph [0029] and [0039]) with the antireflection layer 2 of the aforementioned semiconductor substrate 1 which is placed in front, and placed between the aforementioned antireflection layer 2 and a light receiving surface, and (refer to paragraph [0039]) with the amorphous semiconductor layer which improves the passivation nature of a light receiving surface, it consists of an oxide of silicon and is placed on the aforementioned texture structure in the rear face of the aforementioned semiconductor substrate 1, (Refer to paragraph [0030] and [0041]-[0042]) with the passivation film 3 which has the film thickness which can tunnel a carrier, (Refer to paragraph [0031] and [0043]) with the n type amorphous semiconductor layer 4 which is placed at the surface of the aforementioned passivation film 3, it is placed at the surface of the aforementioned n type amorphous semiconductor layer 4, and the protective film 8 which has the passivation nature to the aforementioned n type amorphous semiconductor layer 4, and

the aforementioned optoelectric transducer 10 including (paragraph [0038] and refer to [0078]) are described. The textured structure is pyramid form and truncated four-sided pyramidical rugged structure and an actual texture is shown in Fig. 2 about the aforementioned texture structure at paragraph [0045]-[0047] of Sakai, which shows multiple unevenness with sizes or various form is formed. Sakai further discloses that in paragraph [0028] that the size of a texture is less than 15 micrometers.

However, Sakai does not clearly show among the overlapping unevenness about the distance of the top face of an outermost protruding part, and the top face of the protruding part which adjoins it.

Any comments considered necessary by applicant must be submitted no later than the payment of the issue fee and, to avoid processing delays, should preferably accompany the issue fee. Such submissions should be clearly labeled "Comments on Statement of Reasons for Allowance."

Correspondence/Contact Information

Any inquiry concerning this communication or earlier communications from the examiner should be directed to GOLAM MOWLA whose telephone number is (571)270-5268. The examiner can normally be reached on M-Th, 7am - 4pm.

Examiner interviews are available via telephone, in-person, and video conferencing using a USPTO supplied web-based collaboration tool. To schedule an interview, applicant is encouraged to use the USPTO Automated Interview Request (AIR) at http://www.uspto.gov/interviewpractice.

If attempts to reach the examiner by telephone are unsuccessful, the examiner's supervisor, Allison Bourke can be reached on 303-297-4684. The fax phone number for the organization where this application or proceeding is assigned is 571-273-8300.

Information regarding the status of an application may be obtained from the Patent Application Information Retrieval (PAIR) system. Status information for published applications may be obtained from either Private PAIR or Public PAIR. Status information for unpublished applications is available through Private PAIR only. For more information about the PAIR system, see https://ppair-my.uspto.gov/pair/PrivatePair. Should you have questions on access to the Private PAIR system, contact the Electronic Business Center (EBC) at 866-217-9197 (toll-free). If you would like assistance from a USPTO Customer Service Representative or access to the automated information system, call 800-786-9199 (IN USA OR CANADA) or 571-272-1000.

/GOLAM MOWLA/
Primary Examiner, Art Unit 1721

Search Notes	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

CPC - Searched*		
Symbol	**Date**	**Examiner**
H01L31/02366,03685,068,1824,1868.cpc.	12/15/2022	gm
H01L31/02366,03685,068,1824,1868.cpc.	03/06/2023	gm

CPC Combination Sets - Searched*		
Symbol	**Date**	**Examiner**

US Classification - Searched*			
Class	**Subclass**	**Date**	**Examiner**

* See search history printout included with this form or the SEARCH NOTES box below to determine the scope of the search.

Search Notes		
Search Notes	**Date**	**Examiner**
PE2E Search - CPC with keywords	12/15/2022	gm
Inventor and Assignee Search - PALM and PE2E	12/15/2022	gm
PE2E Search - CPC with keywords	03/06/2023	gm

Interference Search			
US Class/CPC Symbol	**US Subclass/CPC Group**	**Date**	**Examiner**
	H01L 31/02366,03685,068,1824,1868	03/06/2023	gm

/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	**Art Unit**
	GOLAM MOWLA	1721

CPC						
Symbol					**Type**	**Version**
H01L	/	31	/	1868	F	2013-01-01
H01L	/	31	/	02366	I	2013-01-01
H01L	/	31	/	03685	I	2013-01-01
H01L	/	31	/	068	I	2013-01-01
H01L	/	31	/	1824	I	2013-01-01

CPC Combination Sets							
Symbol					**Type**	**Set**	**Ranking**	**Version**
	/		/					

NONE		Total Claims Allowed:	
(Assistant Examiner)	(Date)	21	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	06 March 2023	O.G. Print Claim(s)	O.G. Print Figure
(Primary Examiner)	(Date)	Claim 1	Fig. 1

U.S. Patent and Trademark Office — Part of Paper No.: 20230306

SEG Solar, EX1018, Page 450

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	**Art Unit**
	GOLAM MOWLA	1721

INTERNATIONAL CLASSIFICATION				
CLAIMED				
H01L31/0236	/	31	/	0236
H01L31/0368	/	31	/	0368
H01L31/068	/	31	/	068

NON-CLAIMED				
	/		/	

US ORIGINAL CLASSIFICATION	
CLASS	**SUBCLASS**

CROSS REFERENCES(S)						
CLASS	**SUBCLASS (ONE SUBCLASS PER BLOCK)**					

NONE		**Total Claims Allowed:**	
(Assistant Examiner)	(Date)	21	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	06 March 2023	O.G. Print Claim(s)	O.G. Print Figure
(Primary Examiner)	(Date)	Claim 1	Fig. 1

U.S. Patent and Trademark Office — Part of Paper No.: 20230306

SEG Solar, EX1018, Page 451

Issue Classification	Application/Control No.	Applicant(s)/Patent Under Reexamination
	17/964,190	YU et al.
	Examiner	Art Unit
	GOLAM MOWLA	1721

☐ Claims renumbered in the same order as presented by applicant ☐ CPA ☑ T.D. ☐ R.1.47

CLAIMS

Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original	Final	Original
1	1	9	10		19										
2	2	10	11	14	20										
3	3	11	12	15	21										
4	4		13	16	22										
5	5	12	14	17	23										
6	6		15	18	24										
7	7		16	19	25										
	8		17	20	26										
8	9	13	18	21	27										

NONE		Total Claims Allowed:	
(Assistant Examiner)	(Date)	21	
/GOLAM MOWLA/ Primary Examiner, Art Unit 1721	06 March 2023	O.G. Print Claim(s)	O.G. Print Figure
(Primary Examiner)	(Date)	Claim 1	Fig. 1

U.S. Patent and Trademark Office Part of Paper No.: 20230306

SEG Solar, EX1018, Page 452

PE2E SEARCH - Search History (Prior Art)

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	British Equivalents	Time Stamp
L36	324	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square)	(US-PGPUB; USPAT; USOCR; FIT (AP, AT, AU, BE, BG, BR, BY, CA, CH, CN, CS, CU, CZ, DD, DE, DK, EA, EE, EP, ES, FI, FR, GB, HR, HU, ID, IE, IL, IS, IT, JP, KR, LT, LU, LV, MA, MC, MD, MY, NL, NO, NZ, OA, PH, PL, PT, RO, RS, RU, SE, SG, SI, SK, SU, TH, TN, TR, TW, UA, VN, WO); FPRS; EPO; JPO; DERWENT; IBM_TDB)	OR	ON	ON	2023/03/06 05:53 PM

PE2E SEARCH - Search History (Interference)

Ref #	Hits	Search Query	DBs	Default Operator	Plurals	British Equivalents	Time Stamp
N7	46500	(semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/06 05:53 PM
N8	45	H01L31/02366,03685,068,1824,1868.cpc. AND (semi$1conduct$4 Si silicon) near2 (support substrate structure layer film) WITH (textur$4 uneven$4 convex$4 concav$4 irregularit$4 corrugat$4 roughness curvature) WITH (poly$1gonal trapezoid$4 square)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/06 05:53 PM
N9	42193	N1 NOT pyramid$6	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/06 05:53 PM
N10	3039	N3 AND (structure micro$1structure nano$1structure) WITH overlap$4	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/06 05:53 PM
N11	2924	N4 AND (distance width wide gap)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/06 05:53 PM
N12	240	N5 AND tunnel$4 near2 (film layer)	(US-PGPUB; USPAT)	OR	ON	ON	2023/03/06 05:53 PM

Substitute for form 1449A/PTO				***Complete if Known***	
INFORMATION DISCLOSURE STATEMENT BY APPLICANT *(use as many sheets as necessary)*				Application Number	17/964,190
				Filing Date	October 12, 2022
				First Named Inventor	Kun YU et al.
				Art Unit	1721
				Examiner Name	Golam Mowla
Sheet	1	of	1	Attorney Docket Number	084546-000033USD1

U.S. PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	U.S. Patent Document Number - Kind Code[2] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear
		US-2015/0102212	04-16-2015	Ruh	
		US-2015/0162487	06-11-2015	Deshazer et al.	
		US-			
		US-			
		US-			
		US-			

FOREIGN PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	Foreign Patent Document Country Code[3] Number[4]	Kind Code[5] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Application of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear	T[6]
		CN-102683439		09-19-2012			Abstract
		CN-103325871		09-25-2013			Abstract
		CN-104350607		02-11-2015			Abstract
		CN-105826405		08-03-2016			Abstract
		CN-109545880		03-29-2019			Abstract
		CN-111180538		05-19-2020			Abstract
		KR-2019-0058017		05-29-2019			Abstract

OTHER PRIOR ART – NON PATENT LITERATURE DOCUMENTS

Examiner Initials*	Cite No.[1]	Include name of the author (in CAPITAL LETTERS), title of the article (when appropriate), title of the item (book, magazine, journal, serial, symposium, catalog, etc.)., date, page(s), volume-issue number(s), publisher, city and/or country where published.	T[2]
		Chinese Office Action for Application No. 202110895225.8, mailed December 5, 2022 (14 pages).	Partial

Examiner Signature	/GOLAM MOWLA/	Date Considered	03/06/2023

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

[1] Applicant's unique citation designation number (optional). [2] See Kinds Codes of USPTO Patent Documents at www.uspto.gov or MPEP 901.04. [3] Enter Office that issued the document, by the two-letter code (WIPO Standard ST.3). [4] For Japanese patent documents, the indication of the year of the reign of the Emperor must precede the serial number of the patent document. [5] Kind of document by the appropriate symbols as indicated on the document under WIPO Standard ST.16 if possible. [6] Applicant is to place a check mark here if English language Translation is attached.

[1] Applicant's unique citation designation number (optional). [2] Applicant is to place a check mark here if English language Translation is attached.

4873-6753-2114.1

ALL REFERENCES CONSIDERED EXCEPT WHERE LINED THROUGH. /G.M/

Substitute for form 1449A/PTO				***Complete if Known***	
INFORMATION DISCLOSURE STATEMENT BY APPLICANT *(use as many sheets as necessary)*				Application Number	17/964,190
				Filing Date	October 12, 2022
				First Named Inventor	Kun YU et al.
				Art Unit	1721
				Examiner Name	Golam Mowla
Sheet	1	of	1	Attorney Docket Number	084546-000033USD1

U.S. PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	U.S. Patent Document Number - Kind Code[2] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Applicant of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear
		US-2015/0102212	04-16-2015	Ruh	
		US-2015/0162487	06-11-2015	Deshazer et al.	
		US-			
		US-			
		US-			
		US-			

FOREIGN PATENT DOCUMENTS

Examiner Initials*	Cite No.[1]	Foreign Patent Document Country Code[3] Number[4]	Kind Code[5] *(if known)*	Publication Date MM-DD-YYYY	Name of Patentee or Application of Cited Document	Pages, Columns, Lines, Where Relevant Passages or Relevant Figures Appear	T[6]
		CN-102683439		09-19-2012			Abstract
		CN-103325871		09-25-2013			Abstract
		CN-104350607		02-11-2015			Abstract
		CN-105826405		08-03-2016			Abstract
		CN-109545880		03-29-2019			Abstract
		CN-111180538		05-19-2020			Abstract
		KR-2019-0058017		05-29-2019			Abstract

OTHER PRIOR ART – NON PATENT LITERATURE DOCUMENTS

Examiner Initials*	Cite No.[1]	Include name of the author (in CAPITAL LETTERS), title of the article (when appropriate), title of the item (book, magazine, journal, serial, symposium, catalog, etc.)., date, page(s), volume-issue number(s), publisher, city and/or country where published.	T[2]
		Chinese Office Action for Application No. 202110895225.8, mailed December 5, 2022 (14 pages).	Partial

Examiner Signature		Date Considered	

*EXAMINER: Initial if reference considered, whether or not citation is in conformance with MPEP 609. Draw line through citation if not in conformance and not considered. Include copy of this form with next communication to applicant.

[1] Applicant's unique citation designation number (optional). [2] See Kinds Codes of USPTO Patent Documents at www.uspto.gov or MPEP 901.04. [3] Enter Office that issued the document, by the two-letter code (WIPO Standard ST.3). [4] For Japanese patent documents, the indication of the year of the reign of the Emperor must precede the serial number of the patent document. [5] Kind of document by the appropriate symbols as indicated on the document under WIPO Standard ST.16 if possible. [6] Applicant is to place a check mark here if English language Translation is attached.

[1] Applicant's unique citation designation number (optional). [2] Applicant is to place a check mark here if English language Translation is attached.

SEG Solar, EX1018, Page 455

Electronic Acknowledgement Receipt

EFS ID:	47621002
Application Number:	17964190
International Application Number:	
Confirmation Number:	7994
Title of Invention:	SOLAR CELL, MANUFACTURING METHOD THEREOF, AND PHOTOVOLTAIC MODULE
First Named Inventor/Applicant Name:	Kun YU
Customer Number:	22204
Filer:	Jeffrey Costellia/Donald Sias
Filer Authorized By:	Jeffrey Costellia
Attorney Docket Number:	084546-000033USD1
Receipt Date:	03-MAR-2023
Filing Date:	12-OCT-2022
Time Stamp:	07:11:05
Application Type:	Utility under 35 USC 111(a)

Payment information:

Submitted with Payment	no

File Listing:

Document Number	Document Description	File Name	File Size(Bytes)/ Message Digest	Multi Part /.zip	Pages (if appl.)
1	Non Patent Literature	CN_2021108952258_OA1.pdf	932561 330fa1fccaecbf3ab11bf65cb1a508570d8ad664	no	14

Warnings:

Information:					
2	Foreign Reference	CN102683439A.pdf	1182050 fec3a1e13e9a4abbd58874f02fa9e83f7346f3d5	no	15
Warnings:					
Information:					
3	Foreign Reference	CN103325871A.pdf	1061627 5f88285a4e06e8e6e4898b0eb0c6bb9232895241	no	14
Warnings:					
Information:					
4	Foreign Reference	CN104350607A.pdf	2270480 86f54ebb11377272f0e5ed99b4eb38b1af8ae19e	no	28
Warnings:					
Information:					
5	Foreign Reference	CN105826405A.pdf	849663 04473daf500562fdb2f667a9e86eb114f4693dc3	no	8
Warnings:					
Information:					
6	Foreign Reference	CN109545880A.pdf	1678705 4ada2c30f5f04ac9ee0bf5fb5cb43a93b1fd88df	no	13
Warnings:					
Information:					
7	Foreign Reference	CN111180538A.pdf	992604 5aa24819aee3ab53fedb6611cacd4e13cf5b86f4	no	11
Warnings:					
Information:					
8	Foreign Reference	KR20190058017A.pdf	734483 feb05afe46b5c51d62688123921d74cdddafb909	no	15
Warnings:					
Information:					

9	Transmittal Letter	084546_000033USD1_IDS_Transmittal.pdf	118749 1eb84873b9c57d60ace0c08e43b6f432d61f237c	no	2
Warnings:					
Information:					
10	Information Disclosure Statement (IDS) Form (SB08)	084546_000033USD1_PTO_1449.pdf	81939 f999c0b82ed23796094797bb16cb0ba56a021a0c	no	1
Warnings:					
Information:					
This is not an USPTO supplied IDS fillable form					
11	Amendment/Request for Reconsideration-After Non-Final Rejection	084546_000033USD1_Reqst_4_Rescd_with_Terminal_Disclaimer.pdf	174185 81695445575d9a5de9b699a85acb42608d7ed3df	no	3
Warnings:					
Information:					
		Total Files Size (in bytes):	10077046		

This Acknowledgement Receipt evidences receipt on the noted date by the USPTO of the indicated documents, characterized by the applicant, and including page counts, where applicable. It serves as evidence of receipt similar to a Post Card, as described in MPEP 503.

New Applications Under 35 U.S.C. 111

If a new application is being filed and the application includes the necessary components for a filing date (see 37 CFR 1.53(b)-(d) and MPEP 506), a Filing Receipt (37 CFR 1.54) will be issued in due course and the date shown on this Acknowledgement Receipt will establish the filing date of the application.

National Stage of an International Application under 35 U.S.C. 371

If a timely submission to enter the national stage of an international application is compliant with the conditions of 35 U.S.C. 371 and other applicable requirements a Form PCT/DO/EO/903 indicating acceptance of the application as a national stage submission under 35 U.S.C. 371 will be issued in addition to the Filing Receipt, in due course.

New International Application Filed with the USPTO as a Receiving Office

If a new international application is being filed and the international application includes the necessary components for an international filing date (see PCT Article 11 and MPEP 1810), a Notification of the International Application Number and of the International Filing Date (Form PCT/RO/105) will be issued in due course, subject to prescriptions concerning national security, and the date shown on this Acknowledgement Receipt will establish the international filing date of the application.

Espacenet

Bibliographic data: CN102683439 (A) — 2012-09-19

Optical anti-reflection structure and manufacturing method thereof as well as solar battery containing optical anti-reflection structure

Inventor(s): BOCHUAN YANG; YIMIN ZHAN ± (YANG BOCHUAN, ; ZHAN YIMIN)

Applicant(s): AU OPTRONICS CORP ± (AU OPTRONICS, CORP)

Classification: **- international:** ***H01L31/0236; H01L31/18***
- cooperative: **G02B1/11 (US); H01L31/0216 (US); H01L31/02327 (US); H01L31/02363 (EP, US);** Y02E10/50 (EP, US)


Application number: CN201210137760 20120504 Global Dossier

Priority number(s): CN201210137760 20120504

Also published as: TW201346317 (A) TWI605265 (B) US2013291935 (A1) WO2013163823 (A1)

Abstract of CN102683439 (A)

The invention provides an optical anti-reflection structure, comprising a relief surface structure and a nano columnar structure located on the relief surface structure. Furthermore, the invention discloses a solar battery containing the optical anti-reflection structure, and a manufacturing method of the optical anti-reflection structure.



SEG Solar, EX1018, Page 459

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号 CN 102683439 A
(43)申请公布日 2012.09.19

(21)申请号 201210137760.8

(22)申请日 2012.05.04

(71)申请人 友达光电股份有限公司
地址 中国台湾新竹科学工业园区新竹市力行二路1号

(72)发明人 杨伯川 詹逸民

(74)专利代理机构 北京律诚同业知识产权代理有限公司 11006
代理人 梁挥 鲍俊萍

(51)Int.Cl.
H01L 31/0236(2006.01)
H01L 31/18(2006.01)


权利要求书 2 页 说明书 5 页 附图 6 页

(54)发明名称

光学抗反射结构、其制法以及包含其的太阳能电池

(57)摘要

一种光学抗反射结构，包含起伏表面结构，以及位于起伏表面结构上的纳米柱状结构。此外，也揭露包含上述光学抗反射结构的太阳能电池，以及上述光学抗反射结构的制造方法。



CN 102683439 A

1. 一种抗反射结构，其特征在于，包含：

一起伏表面结构；以及

一纳米柱状结构，位于该起伏表面结构的至少一部分区域上。

2. 根据权利要求 1 所述的抗反射结构，其特征在于，该起伏表面结构高度差与该纳米柱状结构高度的尺寸比例为 10 倍至 100 倍。

3. 根据权利要求 1 所述的抗反射结构，其特征在于，该纳米柱状结构具有多个高度 / 直径比为 10 至 100 的纳米柱。

4. 根据权利要求 3 所述的抗反射结构，其特征在于，该些纳米柱的直径为 20 纳米至 50 纳米。

5. 根据权利要求 1 所述的抗反射结构，其特征在于，该起伏表面结构选自金字塔结构、条状沟槽型结构、不规则粗化结构及其组合所组成的群组。

6. 根据权利要求 5 所述的抗反射结构，其特征在于，该金字塔结构选自金字塔型结构、倒金字塔型结构、平顶金字塔型结构及其组合所组成的群组。

7. 根据权利要求 6 所述的抗反射结构，其特征在于，该金字塔结构包含多个相异尺寸的金字塔锥体群组。

8. 根据权利要求 7 所述的抗反射结构，其特征在于，该多个相异尺寸的金字塔锥体群组包含底宽为 3 微米至 5 微米的第一金字塔锥体群组、底宽为 5 微米至 8 微米的第二金字塔锥体群组、以及底宽为 8 微米至 10 微米的第三金字塔锥体群组。

9. 一种太阳能电池，其特征在于，包含：

一光电转换层，具有一第一表面及一相对于该第一表面的第二表面，其中该第一表面具有权利要求 1 所述的抗反射结构；

一第一电极，配置于该第一表面之上；以及

一第二电极，相对于该第一电极，配置于该第二表面之下。

10. 一种抗反射结构的制造方法，其特征在于，包含：

形成一起伏表面于一硅基板表面；

形成一纳米柱状结构于该起伏表面，以形成该抗反射结构；以及在该抗反射结构中，形成一半导体层。

11. 根据权利要求 10 所述的制造方法，其特征在于，形成该起伏表面的方法为一等向蚀刻法或一非等向蚀刻法。

12. 根据权利要求 11 所述的制造方法，其特征在于，该等向蚀刻法是将一硅基板浸于酸溶液中，使该硅基板的表面形成一起伏表面。

13. 根据权利要求 11 所述的制造方法，其特征在于，该非等向蚀刻法是将一硅基板浸于碱溶液中，使该硅基板的表面形成一起伏表面。

14. 根据权利要求 10 所述的制造方法，其特征在于，形成该纳米柱状结构的方法为一金属辅助蚀刻法。

15. 根据权利要求 14 所述的制造方法，其特征在于，该金属辅助蚀刻法包含通过一金属离子对于硅基材进行氧化作用，产生二氧化硅。

16. 根据权利要求 10 所述的制造方法，其特征在于，该形成该半导体层的方法为一扩散法或一沉积法。

SEG Solar, EX1018, Page 461

17. 根据权利要求 16 所述的制造方法，其特征在于，该扩散法是将多个具有五个价电子的元素掺杂至抗反射结构中，以形成 N 型半导体层，或将多个具有三个价电子的元素掺杂至抗反射结构中，以形成 P 型半导体层

18. 根据权利要求 16 所述的制造方法，其特征在于，该沉积法是将一 N 型半导体材料沉积于抗反射结构上，以形成 N 型半导体层，或将一 P 型半导体材料沉积于抗反射结构上，以形成 P 型半导体层。

19. 根据权利要求 17 所述的制造方法，其特征在于，该些具有五个价电子的元素包含磷、砷或锑，该些具有三个价电子的元素包含硼、铝、镓或铟。

SEG Solar, EX1018, Page 462

光学抗反射结构、其制法以及包含其的太阳能电池

技术领域

[0001] 本发明涉及一种抗反射结构，且特别是有关于一种多层性纳米结构的抗反射结构。

背景技术

[0002] 太阳能电池从贝尔实验室使用硅掺入杂质制作开始，已经将近 60 个年头。如今，太阳能电池已经广泛使用于日常生活的各个层面之中。目前市面上的主流太阳能电池以发展较久的结晶硅为主，其中以单晶硅太阳能电池的光电转换效率最高，因为其结晶缺陷小，电子空穴再结合 (recombination) 也会较低。

[0003] 结晶硅的太阳能电池的光电转换效率约为 18%，但其中硅对于太阳光有高达 37.5%的反射率，而此高反射率是造成太阳能电池效率不高的重要因素之一。除了太阳能电池的应用外，也有其它领域有着降低表面反射率的需求。为了减少反射，在太阳能电池表面镀制抗反射膜及表面粗化是常采用的方式，但都未能达到良好的抗反射效果。

[0004] 有鉴于此，目前仍需要一种能降低物体表面反射率（如太阳光反射）的技术，以克服现有技术面临的高反射率问题，进而解决解如太阳能电池能量转换效率不高的问题。

发明内容

[0005] 本发明的一态样是提供一种抗反射结构，其包含一起伏 (topographical) 表面结构，以及分布在起伏表面结构的部分区域上的纳米柱状结构。

[0006] 依据本发明的一实施例，起伏表面结构高度差与纳米柱状结构高度的尺寸比例为 10 倍至 100 倍，且纳米柱状结构具有多个高度 / 直径比为 10 至 100 的纳米柱，而纳米柱的直径为 20 纳米至 50 纳米。

[0007] 依据本发明的另一实施例，起伏表面结构选自金字塔结构、条状沟槽型结构、不规则粗化结构及其组合所组成的群组。金字塔结构选自金字塔型结构、倒金字塔型结构、平顶金字塔型结构及其组合所组成的群组。

[0008] 依据本发明又一实施例，金字塔结构包含多个相异尺寸的金字塔锥体群组。多个相异尺寸的金字塔锥体群组包含底宽为 3 微米至 5 微米的第一金字塔锥体群组、底宽为 5 微米至 8 微米的第二金字塔锥体群组、以及底宽为 8 微米至 10 微米的第三金字塔锥体群组。

[0009] 本发明的另一态样是提供一种太阳能电池，其包含一光电转换层、一第一电极以及一第二电极。光电转换层具有一第一表面及一相对于该第一表面的第二表面。第一表面具有如上述的抗反射结构。第一电极配置于第一表面之上。第二电极相对于第一电极，配置于第二表面之下。

[0010] 本发明的又一态样是提供上述的抗反射结构的制造方法，其通过蚀刻法在硅基板表面形成一起伏表面，接着利用金属辅助蚀刻法，在起伏表面形成纳米柱状结构，以形成抗反射结构。然后在抗反射结构中，形成一半导体层。

SEG Solar, EX1018, Page 463

[0011] 依据本发明一实施例，蚀刻法为等向蚀刻法或非等向蚀刻法。等向蚀刻法是将硅基板浸于酸溶液中，使硅基板的表面形成一起伏表面。非等向蚀刻法是将硅基板浸于碱溶液中，使硅基板的表面形成一起伏表面。

[0012] 依据本发明的一实施例，此金属辅助蚀刻法包含通过金属离子对硅基材进行氧化作用，产生二氧化硅。

[0013] 依据本发明的另一实施例，形成该半导体层的方法包含扩散法或沉积法。其中，扩散法是将多个具有五个价电子的元素掺杂至抗反射结构中，以形成 N 型半导体层，或将多个具有三个价电子的元素掺杂至抗反射结构中，已形成 P 型半导体层。沉积法是将一 N 型半导体材料沉积于抗反射结构上，以形成 N 型半导体层，或将一 P 型半导体材料沉积于抗反射结构上，以形成 P 型半导体层。

[0014] 依据本发明又一实施例，具有五个价电子的元素包含磷 (P)、砷 (As) 或锑 (Sb)，而具有三个价电子的元素包含硼 (B)、铝 (Al)、镓 (Ga) 或铟 (In)。

附图说明

[0015] 图 1 绘示依据本发明一实施方式的抗反射结构的制造方法的流程图。

[0016] 图 2A 至图 2C 绘示依据本发明一实施例的形成抗反射结构的方法的流程图。

[0017] 图 3A 至图 3E 绘示依据本发明一实施例的制造方法的各制程阶段剖面示意图。

[0018] 图 4A 至图 4B 系本发明一实施例的抗反射结构的光学显微镜型态图。

[0019] 图 5A 至图 5F 绘示依据本发明的一实施例的各种抗反射结构的立体图。

[0020] 图 6 绘示依据本发明一实施例的抗反射结构在不同波长下的反射率曲线图。

[0021] 图 7 绘示依据本发明一实施例的太阳能电池在不同波长下的量子转换效率曲线图。

[0022] 图 8 绘示依据本发明一实施例的太阳能电池的剖面示意图。

[0023] 其中，附图标记：

[0024] 100：制造方法　　500a：正金字塔型结构

[0025] 110~140：步骤　　500b：倒金字塔型结构

[0026] 210：硅基板　　500c：半顶金字塔型结构

[0027] 220：电子　　500d：三角截面条状沟槽型结构

[0028] 230：银离子　　500e：梯形截面凸条状结构

[0029] 240：方向　　500f：不规则凹槽结构

[0030] 250：二氧化硅　　800：太阳能电池

[0031] 260：纳米柱状结构　　810：光电转换层

[0032] 310：硅基板　　812：第一表面

[0033] 312：起伏表面结构　　814：第二表面

[0034] 320：纳米柱状结构　　820：N 型半导体层

[0035] 330a、330b：N 型半导体层　　830：P 型半导体层

[0036] 840：第一电极　　850：第二电极

具体实施方式

SEG Solar, EX1018, Page 464

[0037] 为了使本揭示内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其它的实施例，而无需进一步的记载或说明。

[0038] 在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明之实施例。在其它情况下，为简化图式，熟知的结构与装置仅示意性地绘示于图中。

[0039] 图 1 绘示依据本发明的一实施例之抗反射结构的制造方法 100 的流程图。在此抗反射结构的制造方法 100 中，步骤 110 提供一硅基板。在步骤 120 中，通过蚀刻法在硅基板的表面形成一起伏表面结构。接着，于步骤 130 中通过金属辅助蚀刻法，在起伏表面结构形成纳米柱状结构，以形成抗反射结构。最后，在步骤 140 中，于抗反射结构中形成一半导体层。

[0040] 在一实施例中，步骤 110 的硅基板材料为选自单晶硅、非晶硅、多晶硅及其组合。上述步骤 120 的蚀刻法，可使用包含等向蚀刻法及非等向蚀刻法。依据本发明的一实施例，该步骤 120 使用等向蚀刻法，将硅基板浸于酸溶液中，使硅基板的表面形成一起伏表面。其中，酸溶液为氢氟酸 (HF)，或是再加上硝酸 (HNO_3) 及醋酸 (CH_3COOH) 所混合之 HNA 蚀刻液。依据本发明的一实施例，该步骤 120 使用非等向蚀刻法，将硅基板浸于碱溶液中，使硅基板的表面形成一起伏表面。碱溶液为氢氧化钾 (KOH) 或氢氧化钠 (NaOH) 的碱性溶液。

[0041] 依据本发明的一实施例，抗反射结构的起伏表面型态选自金字塔结构、条状沟槽型结构、不规则粗化结构及其组合所组成的群组。

[0042] 在另一实施例中，上述步骤 130 的金属辅助蚀刻法通过金属离子对半导体基板进行氧化作用，产生二氧化硅。接着，根据本发明的实施例，再以湿蚀刻法或干蚀刻法形成纳米柱状结构，而金属离子为银离子。

[0043] 在一实施例中，是利用湿蚀刻法进行蚀刻反应。将硅基板 210 浸泡于银离子 230 溶液，带正电的银离子 230 会朝带负电 220 的硅基板 210 的方向 240 移动，如图 2A 所示。银离子 230 与硅基板 210 进行氧化作用，在硅基板表面产生二氧化硅 250，如图 2B 所示。接着加入氢氟酸 (HF) 与二氧化硅 (SiO_2) 作用，产生可溶于水的氟硅酸 (H_2SiF_6)，进行蚀刻反应，以形成纳米柱状结构 260，如图 2C 所示。在另一实施例中，干蚀刻法系通过电浆 (plasma) 进行蚀刻反应。

[0044] 在另一实施例中，上述步骤 140 的形成半导体层的方法是扩散法或沉积法。其中，扩散法是将多个具有五个价电子的元素掺杂至抗反射结构中，以形成 N 型半导体层，或将多个具有三个价电子的元素掺杂至抗反射结构中，已形成 P 型半导体层。沉积法是将一 N 型半导体材料沉积于抗反射结构上，以形成 N 型半导体层，或将一 P 型半导体材料沉积于抗反射结构上，以形成 P 型半导体层。依据本发明的一实施例，具有五个价电子的元素包含磷 (P)、砷 (As) 或锑 (Sb)，而具有三个价电子的元素包含硼 (B)、铝 (Al)、镓 (Ga) 或铟 (In)。

[0045] 图 3A 至图 3E 绘示通过如上述制造方法 100 制造依据本发明的一实施例的抗反射结构其各制程阶段剖面示意图。在一实施例中，提供一硅基板 310，如图 3A 所示。利用非等向蚀刻法蚀刻硅基板 310，使硅基板 310 表面形成一金字塔结构状的起伏结构 312，如图 3B 所示。接着利用湿蚀刻法进行蚀刻反应，以在起伏结构 312 表面形成纳米柱状结构 320，如

SEG Solar, EX1018, Page 465

图 3C 所示。采用扩散法将具有五个价电子的元素掺杂至抗反射结构中，以形成 N 型半导体层，如图 3D 所示。于另一实施例中，通过沉积法将 N 型半导体材料沉积于抗反射结构上，以形成 N 型半导体层，如图 3E 所示。于又一实施例中，图 3C 及图 3D 所述的 N 型半导体也可替换为 P 型半导体。

[0046] 图 4A 是根据本发明的抗反射结构的一实施例其 1800 倍的电子显微照片，而图 4B 是根据本发明的实施例的抗反射结构的 15000 倍电子显微照片。图 4A 的照片显示出该反射结构的表面起伏结构型态以及是由多个大小范围不同的金字塔锥体群组所组成，而图 4B 则进一步显示位于反射结构的起伏表面结构之部分区域的纳米柱状结构。

[0047] 在一实施例中，请参阅图 3D，起伏表面结构 310 高度差 (H) 与纳米柱状结构 320 高度 (h) 之尺寸比例为 10 倍至 100 倍，且纳米柱状结构 320 具有多个高度 (h) / 直径 (r) 比为 10 至 100 的纳米柱，纳米柱状结构 320 之直径 (r) 为 20 纳米至 50 纳米。

[0048] 参阅图 5A 至图 5F，本发明实施例中的金字塔结构选自金字塔型结构 500a、倒金字塔型结构 500b、平顶金字塔型结构 500c 及其组合。此条状沟槽型结构选自三角截面条状沟槽型结构 500d、梯形截面凸条状结构 500e 及其组合。此不规则粗化结构，为图 5F 所示的不规则凹槽结构 500f。

[0049] 依据本发明的一实施例，上述的金字塔结构包含多个相异尺寸的金字塔锥体群组，即由二或多个尺寸大小范围相异的金字塔锥体群组组合而成，如图 4A 所示为 1800 倍的电子显微镜照片所示之结构形态。其中，依据本发明的一实施例，多个相异尺寸的金字塔锥体群组包含底宽为 3 微米至 5 微米的第一金字塔锥体群组、底宽为 5 微米至 8 微米的第二金字塔锥体群组、以及底宽为 8 微米至 10 微米的第三金字塔锥体群组。

[0050] 图 6 绘示依照本发明一实施例 (实验例) 与比较例的抗反射结构在不同波长下的反射率曲线图。其中，比较例为具有起伏表面结构，没有纳米柱状结构的抗反射结构。本实验例则除了具有起伏表面结构，且具有纳米柱状结构的抗反射结构。如图 6 所示，在不同波长下，实验例的反射率均明显低于比较例的反射率，其中在波长范围为 300 纳米至 1100 纳米时，反射率差值更形扩大。由此证明，根据本发明抗反射结构的纳米柱状结构，可以有效提升光抗反射作用。

[0051] 图 8 绘示本发明的一实施例的太阳能电池 800 的剖面示意图。如图所示，太阳能电池 800 包含一光电转换层 810、一第一电极 840 以及一第二电极 850。光电转换层 810 具有一第一表面 812 及一相对于该第一表面 812 的第二表面 814，其中第一表面 812 为光入射面，具有如上述本发明实施例之抗反射结构。N 型半导体层位于第一表面 812 之上，P 型半导体层位于第二表面 814 之上。第一电极配 840 置于第一表面 812 之上。第二电极 850 相对于第一电极 840，配置于第二表面 814 之下。

[0052] 图 7 绘示根据本发明一实施例 (实验例) 与比较例的太阳能电池池在不同波长下的量子转换效率曲线图。比较例为具有起伏表面结构，但没有纳米柱状结构太阳能电池。而实验例则为具有起伏表面结构，也具有纳米柱状结构的太阳能电池，结构如图 8 所示。由图 7 分析测量结果可知，实验例的量子转换效率的百分比高于比较例约为 10 百分比至 20 百分比。表示纳米柱状结构可以增加抗反射效果，提高光吸收率，进而提升光电流。

[0053] 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形

SEG Solar, EX1018, Page 466

都应属于本发明权利要求的保护范围。

SEG Solar, EX1018, Page 467




图 1




图 2A

SEG Solar, EX1018, Page 468




图 2B




图 2C




图 3A



图 3B

SEG Solar, EX1018, Page 469




图 3C




图 3D




图 3E




图 4A




图 4B

SEG Solar, EX1018, Page 470




图 5A




图 5B




图 5C

SEG Solar, EX1018, Page 471




图 5D




图 5E




图 5F




图 6

SEG Solar, EX1018, Page 472




图 7




图 8

SEG Solar, EX1018, Page 473

Espacenet

Bibliographic data: CN103325871 (A) — 2013-09-25

Cover substrate for photovoltaic module and photovoltaic module having the same

Inventor(s): KWON YOONYOUNG; PARK KYUNGWOOK; NAM JINSU; CHOI JEAYOUNG ± (KWON YOONYOUNG, ; PARK KYUNGWOOK, ; NAM JINSU, ; CHOI JEAYOUNG, ; 权润瑛, ; 朴敬旭, ; 南真守, ; 崔宰荣)

Applicant(s): SAMSUNG CORNING PREC MAT CO LTD ± (SAMSUNG CORNING PREC MAT CO., LTD, ; 三星康宁精密素材株式会社)

Classification: - international: ***H01L31/0216; H01L31/048***
- cooperative: H01L31/02168 (EP, US); H01L31/0236 (KR); H01L31/02366 (EP, US); H01L31/042 (KR); H01L31/048 (EP, US); Y02E10/50 (EP, US)

Application number: CN20121085534 20120328 Global Dossier


Priority number(s): KR20120028736 20120321

Also published as: CN103325871 (B) EP2642523 (A2) EP2642523 (A3) KR101325012 (B1) KR20130106990 (A) more

Abstract of CN103325871 (A)

A cover substrate for a photovoltaic module and a photovoltaic module having the same, in which light energy is converted into electrical energy. The cover substrate includes a substrate having a raised array pattern on a surface on which light is incident, and an anti-reflection film formed on the surface on which light is incident.

FIG. 4



(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号 CN 103325871 A
(43)申请公布日 2013.09.25

(21)申请号 201210085534.X

(22)申请日 2012.03.28

(30)优先权数据
10-2012-0028736 2012.03.21 KR

(71)申请人 三星康宁精密素材株式会社
地址 韩国庆尚北道

(72)发明人 权润瑛 朴敬旭 南真守 崔宰荣

(74)专利代理机构 北京德琦知识产权代理有限公司 11018
代理人 严芬 宋志强

(51)Int.Cl.
H01L 31/048(2006.01)
H01L 31/0216(2006.01)


权利要求书1页 说明书6页 附图5页

(54)发明名称

用于光伏组件的盖板和具有该盖板的光伏组件

(57)摘要

一种用于光伏组件的盖板和具有该盖板的光伏组件，其中光能被转换成电能。该盖板包括在光入射表面上具有凸起的阵列图案的衬底，和形成在光入射表面上的抗反射膜。



CN 103325871 A

1. 一种用于光伏组件的盖板，包括：

衬底，在光入射表面上具有凸起的阵列图案；和

形成在所述光入射表面上的抗反射膜，在380nm到770nm的波长范围内，所述抗反射膜的折射率处于1.32到1.39的范围内。

2. 根据权利要求1所述的盖板，其中所述凸起的阵列图案包括金字塔状阵列图案或截顶的金字塔状阵列图案。

3. 根据权利要求2所述的盖板，其中所述金字塔状阵列图案或截顶的金字塔状阵列图案的高度处于80μm到360μm的范围内。

4. 根据权利要求2所述的盖板，其中所述金字塔状阵列图案或截顶的金字塔状阵列图案的底角是45° ±5°。

5. 根据权利要求2所述的盖板，其中所述金字塔状阵列图案的截面是等腰三角形，并且所述截顶的金字塔状阵列图案的截面是等腰梯形。

6. 根据权利要求2所述的盖板，其中所述金字塔状阵列图案的单元或所述截顶的金字塔状阵列图案的单元限定外部轮廓，使得单元之间的边界具有关于水平方向大于0°但不超过90°的倾角。

7. 根据权利要求1所述的盖板，进一步包括：

在所述衬底的光出射表面上的另一抗反射膜，在380nm到770nm的波长范围内，所述另一抗反射膜的折射率处于1.32到1.39的范围内。

8. 根据权利要求1所述的盖板，其中所述衬底包括低铁钢化玻璃。

9. 根据权利要求1所述的盖板，其中所述盖板的厚度处于2.9mm到3.65mm的范围内。

10. 一种光伏组件，包括如权利要求1所述的盖板。

SEG Solar, EX1018, Page 476

用于光伏组件的盖板和具有该盖板的光伏组件

[0001] 相关申请的交叉引用

[0002] 本申请要求 2012 年 3 月 21 日提交的韩国专利申请 No. 10-2012-0028736 的优先权，为所有目的将该韩国专利申请的全部内容通过本引用合并于此。

技术领域

[0003] 本发明涉及用于光伏组件的盖板和具有该盖板的光伏组件，更具体地说，本发明涉及用于光伏组件的盖板以及具有该盖板的将光能转化成电能的光伏组件。

背景技术

[0004] 近年来，作为响应能源短缺和环境污染的措施，光伏组件的开发正在大规模进行中。光伏组件是光伏发电的关键设备，其直接将光能（例如太阳能）转换成电能。

[0005] 图 1 是相关技术领域的晶体硅 (Si) 光伏组件的示意性截面图。

[0006] 如图所示，光伏组件包括光伏电池 10、互连器（金属带）20、盖板 30、填充材料 40、背板 50、密封材料 60 和边框 70。

[0007] 光伏电池 10 中的每个是构成光伏组件的最小单元，并且起到从入射到其上的光产生电能的作用。因为由一个光伏电池产生的电压很小，即大约 0.5V，所以将多个光伏电池串联起来使用，以便产生几个伏特、几十个伏特或几百个伏特的电压。

[0008] 盖板 30 布置在光伏组件的前端部分，以便保护光伏组件不受外部环境影响。

[0009] 填充材料 40 起到保护易损坏的光伏电池 10 的作用，并且可以由硅树脂、聚乙烯醇缩丁醛 (PVB)、乙烯 - 乙酸乙烯酯 (EVA) 等制成。

[0010] 背板 50 设置在光伏组件的后面，并且起到阻挡湿气渗入光伏组件以及提供绝缘的作用。背板 50 可以由聚氟乙烯 (PVF)、聚酯、亚克力等制成。

[0011] 密封件 60 将盖板 30 接合到光伏组件的边框 70 上，从而阻挡湿气渗入内部。密封件 60 可以由硅 (Si) 密封剂、聚氨酯、聚硫化物、丁基橡胶等制成。

[0012] 边框 70 布置在光伏组件周围来固定光伏组件，并且可以由表面氧化的铝等制成。

[0013] 这里，盖板 30 的透射率是确定光伏组件的效率中的重要因素。

[0014] 因此，正在使用各种方法，以便或者通过使盖板的内部吸收最小化、或者通过调整盖板的组成、或者通过以在盖板上形成图案的方式降低反射率来增加盖板的透射率。

[0015] 在以在盖板上形成图案的方式增加透射率的方法中，如图 2A 和图 2B 所示，由于实际的展开 (roll-out) 处理，所以难以形成真正的图案（图 2B），使得其匹配高透射率的光学图案设计（图 2A）。此外，如图 3 所示，存在盖板上形成的图案使光散射的问题，从而对增加透射率的效率具有不利影响。也就是说，即使当图案形成在具有大约 89％到 91％的透射率的平坦玻璃板的两侧时，所得到的透射率也仅处于 91％到 93％的范围内，这意味着透射率仅提高大约 1％到 2％。

[0016] 本发明背景技术部分中所公开的信息仅用于增强对本发明背景的理解，而不应当认为是该信息形成本领域技术人员已知的现有技术的认可或任何形式的暗示。

SEG Solar, EX1018, Page 477

发明内容

[0017] 本发明的各个方面提供一种用于光伏组件的盖板和具有该盖板的光伏组件，其中所述盖板的透射率被增加。

[0018] 在本发明的一个方面，提供了一种用于光伏组件的盖板。所述盖板包括：衬底，在光入射表面上具有凸起的阵列图案；和形成在所述光入射表面上的抗反射膜。

[0019] 在示例性实施例中，在380nm到770nm的波长范围内，所述抗反射膜的折射率可以处于1.32到1.39的范围内。

[0020] 在示例性实施例中，所述凸起的阵列图案可以是金字塔状阵列图案或截顶的金字塔状阵列图案。

[0021] 在示例性实施例中，所述金字塔状阵列图案或所述截顶的金字塔状阵列图案的高度可以处于80μm到360μm的范围内。

[0022] 在示例性实施例中，所述金字塔状阵列图案或所述截顶的金字塔状阵列图案的底角可以是45° ±5°。

[0023] 在示例性实施例中，所述金字塔状阵列图案的截面可以是等腰三角形，并且所述截顶的金字塔状阵列图案的截面可以是等腰梯形。

[0024] 在示例性实施例中，所述盖板可以进一步包括在所述衬底的光出射表面上的另一抗反射膜，在380nm到770nm的波长范围内，所述另一抗反射膜的折射率处于1.32到1.39的范围内。

[0025] 在示例性实施例中，所述金字塔状阵列图案的单元或所述截顶的金字塔状阵列图案的单元可以限定外部轮廓，使得单元之间的边界具有关于水平方向大于0°但不超过90°的倾角。

[0026] 此外，所述衬底可以由低铁钢化玻璃制成。

[0027] 在示例性实施例中，所述盖板的厚度可以处于2.9mm到3.65mm的范围内。

[0028] 在本发明的另一方面，还提供了一种具有盖板的光伏组件。所述盖板可以包括：衬底，在光入射表面上具有凸起的阵列图案；和抗反射膜，形成在所述光入射表面上。在380nm到770nm的波长范围内，所述抗反射膜的折射率可以处于1.32到1.39的范围内。

[0029] 根据本发明的实施例，可以增加用于光伏电池的盖板的透射率，从而使所述光伏组件的效率最大化。

[0030] 此外，可以在用于光伏组件的盖板上形成凸起图案，从而减少由外部环境导致的盖板的污染。

[0031] 本发明的方法和装置具有其它特征和优势，这些其它特征和优势将从并入本文的附图和下面的本发明的具体实施方式中显而易见或者在附图和具体实施方式中更详细地阐述，附图和具体实施方式共同起到解释本发明的某些原理的作用。

附图说明

[0032] 图1是相关技术领域的晶体硅(Si)光伏组件的示意性截面图；

[0033] 图2A和图2B是示出高透射率的光学图案设计以及实际形成的图案的图；

[0034] 图3是示出入射到具有图案的衬底上的光的光学路径的概念图；

SEG Solar, EX1018, Page 478

[0035] 图 4 是示出根据本发明实施例的用于光伏组件的盖板的示意性截面图；

[0036] 图 5A 和图 5B 是示出分别具有金字塔状阵列图案或截顶的金字塔状阵列图案的衬底的透视图；

[0037] 图 6 是示出根据本发明实施例的盖板的凸起阵列图案的各个部分尺寸的参照图；

[0038] 图 7 是示出关于根据本发明实施例的具有金字塔状阵列图案的衬底的透射率通过改变图案高度获得的模拟结果的图；

[0039] 图 8 是示出关于图 5B 所示的盖板的透射率通过改变盖板的厚度获得的模拟结果的图；

[0040] 图 9A 和图 9B 是示出平坦衬底（没有图案和抗反射膜）、图案化的衬底（没有抗反射膜）以及在光出射表面和图案化的入射光表面上具有抗反射膜的盖板的透射率的图；以及

[0041] 图 10 是示出平坦衬底（没有图案和抗反射膜）、图案化的衬底（没有抗反射膜）和在图案化的入射光表面上具有图 9A 的抗反射膜 1 的盖板的透射率的图。

具体实施方式

[0042] 现在将详细地参考本发明的各个实施例，各个实施例的示例图示在附图中并且在下面描述，使得具有本发明所属技术领域的普通技能的人员可以容易地将本发明付诸实践。

[0043] 在下面对本发明的描述中，当合并于此的公知功能和部件使本发明的主题不清楚时，将省略对这些公知功能和部件的详细描述。

[0044] 图 4 是示出根据本发明实施例的用于光伏组件的盖板的示意性截面图。

[0045] 参考图 4，该实施例的用于光伏组件的盖板包括衬底 100 和抗反射膜 200。

[0046] 衬底 100 保护光伏组件不受外部环境因素（例如湿气、灰尘和撞击）影响。这里，光伏组件不限于硅 (Si) 光伏组件，而是可以包括多种光伏组件，只要盖板可以与其一起使用。

[0047] 衬底 100 可以由碱石灰类玻璃 (sodalime-based glass) 制成，优选地由具有低表面反射率的低铁钢化玻璃制成，以便降低玻璃本身的反射损失。还可以使用合成树脂，例如亚克力、聚碳酸酯或含氟树脂。

[0048] 参考图 5A 和图 5B，衬底 100 的光入射到其上的表面具有金字塔状阵列图案（图 5A）和截顶的金字塔状阵列图案（图 5B）。

[0049] 该结构旨在使菲涅尔损失 (Fresnel loss)（即当光入射在盖板上时由于菲涅尔反射在表面上发生的光损失）最小化。在光伏组件的情况下，盖板的下表面是接合到乙烯 - 醋酸乙烯 (EVA) 上的部分。在此情况下，可以忽略菲涅尔损失。

[0050] 需要使从 Si 表面反射的光的损失最低。实际上，在 EVA 的下部存在几个分界面。分界面导致多种类型的反射发生，使得被反射的光在盖板的上表面上折射，从而造成损失。

[0051] 因此，提高光伏组件效率的最佳条件是 1) 使从盖板的上表面反射的光的数量最小化，以及 2) 在光穿过盖板以及然后从这几个分界面反射以后，当光再次到达盖板的上表面时，通过反射或者全反射光使将会以其它方式损失的光再循环。

[0052] 图 6 是示出根据本发明实施例的盖板的凸起阵列图案的各个部分尺寸的参照图。

SEG Solar, EX1018, Page 479